【下载】Zynq UltraScale+ 器件封装和管脚用户指南

judy 在周五, 12/11/2020 - 10:00 提交

本文介绍Zynq UltraScale+ 器件封装和管脚说明

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

白皮书：使用抽象外壳进行动态函数交换的解决方案效率（v1.0）	【下载】基于PS和PL的以太网性能的LightWeight IP Stack应用说明	【下载】面向 UltraScale+ 的隔离设计流程（IDF）规则/指南
适用于 Xilinx Ultrascale+ FPGA 的 PMBus 稳压器参考设计	UltraScale FPGA BPI 配置和闪存编程应用说明 (v1.2)	Xilinx FPGA 加速与NGCodec VP9转码器助力实时视频流

最新文章