【冬令营】面向领域定制计算科研冬令营开启报名 | FPGA 开发圈

judy 在周二, 01/12/2021 - 15:36 提交

面向领域定制计算科研冬令营开启报名

最新文章

最新文章

【3月19日●上海】创新者头等舱，座席有限！Xilinx 技术日即日起航	连续5周，专为中国工程师打造的40场FPGA在线研讨会！你，千万不要错过！	【网上研讨会】如何从海量的非结构化数据中提取和分析关键信息？
【在线培训】基于Xilinx Vitis AI的深度学习推断	Alveo 精选系列研讨会三 \| 基于 FPGA 方案的超低时延网络应用开发	AMD 自适应和嵌入式产品技术日再约姑苏城

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example