【视频】运用赛灵思技术大力提升数据库性能与分析能力 | FPGA 开发圈

judy 在周一, 06/07/2021 - 11:18 提交

本视频介绍如何使用赛灵思FPGA为数据库工作负载和分析负载提速。

最新文章

最新文章

【视频】BlackLynx 在 XDF 硅谷专场展示了高速搜索和图像/视频分析加速	【DesignCon 2019视频】：采用 Molex 高速互连的 Xilinx 58 和 112G PAM4 SERDES	【视频】Mipsology 在 XDF 硅谷专场展示 Zebra：高性能易用深度学习计算引擎
【赛灵思Alveo大咖直播间】01——FPGA 如何助力金融科技腾飞	【视频】赛灵思面向 5G 应用的第三代 RFSoC 平台	【DesignCon 2019视频】：采用 TE 下一代连接的 Xilinx 32G NRZ GTY 和 58G PAM4 GTM

精彩推荐

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

FPGA调试验证的工具和方法详解

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。