Vitis统一软件平台是赛灵思最新统一软件平台，支持包括软件工程师和人工智能科学家在内的广泛开发人员，无需用户深入掌握硬件专业知识，就可以从硬件的灵活性与高性能中受益。同时，支持开发者基于赛灵思所有芯片（包括 FPGA、SoC 和 Versal ACAP）的嵌入式软件和加速应用开发。
Vitis 统一软件平台包括：
全面的内核开发套件，可无缝构建加速的应用
完整的硬件加速开源库，针对 Xilinx FPGA 和 Versal ACAP 硬件平台进行了优化
插入特定领域的开发环境，可直接在熟悉的更高层次框架中进行开发
不断发展的硬件加速合作伙伴库和预建应用生态系统
Vitis Model Composer 是一款基于模型的设计工具，支持在 MathWorksMATALB® 和Simulink® 环境中进行快速设计探索和验证，并加速Xilinx 器件的量产。该工具支持针对AI 引擎和可编程逻辑的模块协仿真、代码生成和自动测试台创建。
Vitis Networking P4 允许创建软定义网络。Vitis NetP4 数据平面构建器生成的系统可以针对从简单的数据包分类到复杂的数据包编辑的各种数据包处理功能进行编程。
Vitis 统一软件平台2021.1发布亮点:
支持 Xilinx Kria 系统级模块 (SOM) KV260 平台。ML（DPU 推断引擎）+ X（RTL 内核和基于 Vitis HLS 的计算机视觉内核）的完整 Vitis 流程。
与 CPU/GPU 相比，在 FPGA 和/或 Versal ACAP 上支持大量最新 C/C++ 视觉、DSP、图形（Louvain 模块化）、图像处理编解码器、压缩（GZIP、Facebook ZSTD、ZLIB 整体应用加速）性能优化库。
Vitis Core 开发套件可增强 Versal ACAP 器件上的设计流程：AI 引擎设计跟踪报告的可视化改进、通过 GMIO 进行的 AI 引擎事件跟踪、增量重新编译、新增启动映像向导并支持加密的 AI 引擎源文件。
最新Vitis Model Composer 工具可在 MathWorks Simulink® 环境中实现快速设计探索与验证，从而可实现针对 AI 引擎和可编程逻辑的模块的协同仿真、代码生成以及测试台创建。更多Vitis Model Composer的详情请点击：https://china.xilinx.com/products/design-tools/vitis/vitis-model-compose...
Vitis HLS 全新流程导航 GUI 有助于快速访问流程阶段和报告。将综合、分析及调试视窗融合在通用默认环境中。
< >
点击即刻下载Vitis Core开发套件：https://china.xilinx.com/support/download/index.html/content/xilinx/zh/d...
