如何使用 Ultra96-V2 开发板进行开发

judy 在周二, 10/19/2021 - 09:30 提交

学习如何在 Vitis 环境中使用 Ultra96-V2 开发板进行开发。

最新文章

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

采用 PYNQ 和 Vitis AI 的智能办公解决方案	Dotterel 使用 AMD Kria SOM 重塑音频捕捉	缺陷检测加速应用概述
【视频】ZF ProAI 带来的 L4 级自动驾驶体验	【视频】斯巴鲁选择 Xilinx 助力新一代 EyeSight 系统	实时多类 3D 对象检测