用于千兆位收发器应用的全数字VCXO替代方案(UltraScale FPGA) 应用说明

judy 在周一, 11/01/2021 - 14:28 提交

本文提供一个系统，旨在通过利用每个串行千兆位收发器内的功能来取代外部压控晶体振荡器（VCXO）电路。

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

在Virtex-6 FPGA中使用全数字VCXO替换技术实现三倍速率SDI直通应用说明	UltraScale FPGA BPI 配置和闪存编程应用说明 (v1.2)	【白皮书下载】边缘 ACAP 与 Versal AI Edge 系列 (v1.0)
实时低比特率高质量 ABR 视频转码的HPE参考架构	Vivado Design Suite用户指南:逻辑仿真	【下载】Vitis 统一软件平台文档：嵌入式软件开发

最新文章