紫光同创MIPI D-PHY 2.5G IP正式上线！

judy 在周五, 12/20/2024 - 17:04 提交

文章来源：紫光同创

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

中科亿海微亮相第十五届中国国际航空航天博览会	网络边缘AI的大变革：FPGA在智能摄像头优化中的作用	MLPerf：主流机器学习平台效率大 PK
赋能中国“智” 造以核“芯”力量 — Xilinx 率团亮相数字中国建设峰会	“创新动能，加速释放”，AMD 赛灵思技术日在深圳成功举办	首创x86处理器AI引擎 AMD已有100多个AI加速功能

最新文章