紫光同创万兆以太网高精度1588解决方案正式发布 | FPGA 开发圈

judy 在周二, 01/14/2025 - 17:33 提交

方案1.png

应用框图.png

应用场景.png

文章来源：紫光同创

万兆以太网

最新文章

最新文章

Altera 推出低于 100 美元的 Agilex 3 AI FPGA，助力边缘 AI 发展	思尔芯第八代原型验证S8-100全系已获客户部署，双倍容量加速创新	智算时代，合见工软数字验证全平台助力新质生产力效率加速
紫光同创FPGA芯片助力打造蛇年春晚视觉盛宴	米尔FPGA核心板上市！国产紫光同创Logos-2核心板和Xilinx Artix-7核心板	驱动工业机器人，电机控制开发如何快速上手？

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example