下载

基于FPGA的视频图像特征识别和对比

本PPT介绍了高效使用云计算来进行 FPGA 设计和性能优化。

AI 对 AI：在 FPGA 中为数据中心及端点自动生成深度神经网络加速器

FPGA编译与加速的未来

本PPT介绍了的卢深视的三维视觉技术栈（深度感知技术、三维人脸重建技术、三维人脸识别技术）

阿里云FaaS平台创新及应用场景

使用 FPGA 在云端进行视频加速

本PPT介绍了使用 SDAccel 进行主机及加速器代码优化。

计算存储的 Nuts 与 Bolts

基于 FPGA 的加速原理

计算机视觉在汽车、医疗、消费和农业市场的发展势头迅猛。由于与机器学习相结合的计算机视觉技术的高速演进，团队需要一种方法，用于在规范和要求演进的同时设计和验证算法，而无需在每次出现变化时重新开始设计。要想成功地开发这些系统，唯一的方法是使用 High-Level Synthesis。在本白皮书中，您将了解计算机视觉市场及其发展的原因和面临的挑战，以及 High-level Synthesis 如何应对这些挑战。

助力软件开发者 — 扩展 FPGA 应用开发

本演讲资料介绍了使用 SDAccel 开发计算存储

本演讲资料介绍了：
<li>网络产业趋势</li>
<li>网络加速平台和用例</li>
<li>启用IP，工具和技术</li>

本指南介绍 了动力总成HIL测试的最佳工程实践 本应用指南介绍了动力总成HIL测试的最佳工程实践。 通过本指南，了解高效构建HIL测试仪所需的工具和视角，以确保最大化测试覆盖率以及系统能够满足未来的技术要求。

从工厂自动化的操作面板到医患监护系统，物联网正改变着所有类型的人机界面（HMI）,并因而将网络安全和功能安全，以及混合了云端和本地断的数据扩展至所有这些可视化的信息交互节点。

这篇白皮书阐明了InTime和Xilinx软件是如何通过调整编译参数以及运行并行编译来优化FPGA时序性能的。InTime通过机器学习来决定一个FPGA设计的综合和布局布线的最佳配置组合。

<font color="#FF8000">作者：James Karp、Michael J. Hart、Wai Kooi Wong、Krimo Semmoud、Desmond Yeo</font>

赛灵思 ESD 白皮书 WP433 [参考资料 1] 总结了半导体行业的规模化趋势“摩尔定律”如何导致组件级 ESD 抗扰性的降低。从 28nm 7 系列器件开始，赛灵思 FPGA 的 ESD 抗扰性比前几代降低了约50%。为了补偿和减轻这种 ESD 规模效应，客户在他们的生产现场引入了更严格的 ESD 控制环境。尽管如此，应用 ESD 环境仍毫无改善。

下载完整版Aleo产品选型指南，即可开始您的加速之旅。

本文档提供了 Alveo U200 和 U250 数据中心加速器卡的软硬件安装流程。

Alveo U200 和 U250 卡符合 PCI Express Gen3 x16 并采用赛灵思 UltraScale+ 架构。您可以使用这些卡加速计算密集型应用，如数据库加速、机器学习、数据分析和视频处理等。

软件安装流程：

用于部署：部署软件便于您在您的机器上预先编译完成对应用，其组成包括赛灵思 XRT 和部署 Shell。

用于开发：该开发软件方便您编译和调试加速应用，其组成包括开发 Shell 和 SDAccel 开发环境。

通过采用不同软硬件安装组合，可以有三种不同系统配置在您的 Alveo 加速器卡上用于运行、开发和调试应用。