下载

CSD7Z020和CSD9361的宽带SDR平台设计与实现CSD7Z020与CSD9361的组合方案，将异构SoC的灵活处理能力与宽带射频收发器的全频段覆盖能力相结合构建了完整可靠的射频-基带-应用数据通路
机器人有了"耳朵"：声学感知如何成为自主机器人的下一个突破口？本白皮书涵盖 FPGA 实现方案、波束成形信号链设计、GPU 流水线架构等深度内容。
ALINX VD100+Simulink 快速实现 FPGA 图像处理 Sobel 边缘检测

原文作者：Adam Taylor
原文标题：MicroZed Chronicles: Creating Image Processing with Simulink
原文链接：https://www.adiuvoengineering.com/post/microzed-chronicles-creating-image-processing-with-simulink
Github 链接：https://github.com/ATaylorCEngFIET/mz629 
Far Edge AI 时代，多目标检测为何越来越依赖低功耗 FPGA？随着 AI 从云端逐步走向边缘侧（Edge），多目标检测（Multi-Object Detection，MOD）正在被越来越多地应用于工业视觉、智能交通、机器人、智慧零售与边缘安防等场景。
Far Edge AI 时代，多目标检测为何越来越依赖低功耗 FPGA？随着 AI 从云端逐步走向边缘侧（Edge），多目标检测（Multi-Object Detection，MOD）正在被越来越多地应用于工业视觉、智能交通、机器人、智慧零售与边缘安防等场景。
基于 ALINX FPGA 开发板实现 USB3.2 高速通信（Z7-P+FL2010）基于 ALINX FPGA 开发板 与 FL2010 USB3.2 子卡 实现高速数据通信，本教程以 ALINX Z7-P 开发板为例。
Versal 自适应 SoC 设计进程中心：AI 引擎开发

本文档提供有关创建 AI 引擎应用并与 Versal 自适应 SoC 系统集成的分步指导。
Versal 自适应 SoC 设计方法时序收敛快捷参考指南

本快捷参考指南提供了以下分步骤流程，用于根据《Versal 自适应 SoC 系统集成和确认方法指南》（ UG1388 ）中的建议快速完成时序收敛
莱迪思FPGA在无刷三相电机磁场定向控制中的应用优势

FOC技术通过将电机电流转换至旋转参考坐标系，可实现精准的转矩和转速控制。
白皮书：利用 TSN 与 OPC UA，借助 PolarFire® SoC FPGA 推动工业自动化变革

本文介绍了一种基于 PolarFire SoC FPGA 的、支持 TSN（时间敏感网络）的 OPC UA 解决方案，通过标准以太网实现更高实时性的工业自动化。
FPGA 10G 以太网实现——基于 Zynq US+ Z7-P 开发板+FH1223 子卡

本教程基于 ALINX Zynq US+ MPSoC开发板 Z7-P+万兆以太网FMC子卡 FH1223，在 Xilinx 2020.1/PetaLinux 2020.1 开发环境下，完整演示如何在 Linux 系统中实现万兆以太网接口
AMD Kria KV260 视觉 AI 入门套件

AMD Kria KV260 视觉 AI 入门套件是一个面向智慧城市与工业应用的开箱即用型平台。您可以利用预构建的应用与各种软件工具来设计用例原型，无需了解复杂的硬件设计
筑牢未来之信： 依托莱迪思RoT FPGA与完整CNSA 2.0， 为数字系统构建可信根基

本白皮书将介绍为何采用PQC刻不容缓、各国及行业如何应对以及莱迪思半导体公司支持PQC的RoT FPGA如何帮助组织在量子计算时代保障其未来安全。
PolarFire® Core FPGA 和 SoC：为高性价比、低功耗嵌入式系统打造的精简型硅芯片

这些新器件在保留前代产品架构优势的同时，有针对性地精简了部分功能，从而实现高达 30% 的成本节约。
Vivado 设计套件 I/O 与时钟规划设计中心

本文档为英语文档的翻译版本，若译文与英语原文存在歧义、差异、不一致或冲突，概以英语文档为准。
MicroBlaze V 处理器嵌入式设计用户指南

本文档涵盖了以下设计进程：嵌入式软件开发：基于硬件平台来创建软件平台，并使用嵌入式 CPU 开发应用代码。还涵盖 XRT 和计算图 API。
Vitis 参考指南（附下载）

AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。
采用创新封装解决方案应对散热挑战

本白皮书介绍的特定创新是 AMD 无顶盖封装技术，这项可改变市场格局的技术提供卓越的系统级优势。带加强环的无顶盖封装不应与裸片无顶盖封装混淆。
UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南提供了以下分步骤流程，用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》（ UG949 ）中的建议快速完成时序收敛
SEM IP在MPSoC器件上的使用指南

SEM技术通过目标式ECC奇偶校验位注入实现可观测的软错误模拟。该机制在配置存储器帧（CRAM Frame）内精确选择校验位进行可控翻转