下载

AMD FPGA 与传统 LUT4 架构相比的优势

采用 LUT6 架构的 AMD 成本优化型 FPGA 提供了一种均衡的解决方案，可实现高性能和低功耗。
利用 P4 与 Vivado 工具简化数据包处理设计

本白皮书概述了使用 VNP4 进行设计的优点。
TRF1208/TRF1108 具有 Xilinx RFSoC 数据转换器的有源平衡-非平衡变压器接口

本报告使用相应器件的已发布 S 参数补全了仿真接口，以演示 TRF1x08 和 Xilinx RFSoC 之间的性能预期。
embeddedsw 组件移植指南

用于构建 AMD embeddedsw 组件的旧方法将 .xsa 用作来自硬件人员的交接文件，并将 mdd、mld 和 mss 文件用于不同的软件配置
MicroBlaze V 处理器参考指南

本指南提供了有关 AMD Vivado™ Design Suite 中包含的 32 位和 64 位 MicroBlaze™ V 软核处理器的信息
RS-485设计入门指南

本应用报告的目的是介绍 RS-485 系统设计的重点内容。尽管存在大量涉及此主题的技术文献，但本文档的目的是为不熟悉 RS-485 的系统设计人员提供非常全面的设计指南。
Vivado Design Suite用户指南:逻辑仿真

本文描述 AMD Vivado™ 仿真器作为独立工具和作为 Vivado Design Suite 的一部分的具体使用方式，以及如何使用波形查看器来分析和调试设计
Versal自适应 SoC 硬件、IP 和平台开发方法指南

本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
AI 引擎机器学习内核与计算图编程指南

AMD Versal™ AI Core 系列和 Versal AI Edge 系列旨在凭借 AI 引擎机器学习 ( ML ) 架构来提供突破性的 AI 推断加速
利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书介绍了 FPGA、自适应 SoC、ASIC 和其他标准处理器之间的区别，旨在帮助创新者确定最适合自身应用的方案。
UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛
利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。
利用自适应计算提高电机驱动控制与效率

在本电子书中，您将了解到电机的发展演变，以及可以通过电机控制来处理的性能参数
利用 P4 和 Vivado 工具简化分组处理设计 本文介绍在开发基于 FPGA 的数据包处理系统时，如何使用 P4 工具大幅减少工程工作量。
UltraScale 设备中 1.25G/2.5G PON 应用的突发时钟数据恢复本文描述了符合 ITU-T G.987 和 ITU-T G.989 标准的分数突发时钟数据恢复 (BCDR) 电路的实现
Vitis AI 用户指南 v3.5

本指南旨在描述 AMD Vitis™ AI 开发套件，它属于全栈深度学习 SDK，适用于深度学习处理单元。
AI 引擎内核与 graph 编程指南v2023.1本文描述 AI 引擎内核与 graph 编程的内部函数。
Versal 自适应 SoC 硬件、IP 和平台开发方法指南本文档旨在描述推荐的设计方法，帮助您在设计输入期间有效利用 AMD 的 Versal™ 自适应 SoC 资源。
Vitis 统一软件平台文档

本用户指南涵盖了 Vitis 入门、使用 Vitis Unified IDE、Bootgen 工具
Versal 自适应 SoC 系统集成和确认方法指南

本文档旨在描述推荐的设计方法，帮助您以 AMD Versal™ 器件为目标，满足设计收敛期间的性能目标。