下载

本快捷参考指南重点介绍了关键的设计方法步骤，有助于更快达成系统集成与设计实现，从而利用赛灵思器件与工具最大限度创造价值，同时也提供了相关辅助资料的链接。

本文将介绍一种新型的小型LEO通信卫星的架构，通过实现RL LEOnida解决方案和嵌入式解调算法来提高终端和卫星之间的通信性能。

本文描述了UltraScale™ FPGA的BPI配置和闪存编程技术。

Xilinx 的 20nm Kintex UltraScale™ XQRKU060 抗辐射现场可编程门阵列 (FPGA) 功能强大，足可实现全新的系统架构。

了解 Zynq Ultrascale+ MPSoC 的快速数据处理如何帮助 Elinvision 捕获人脚的准确测量值。

本文描述了针对Versal® ACAP的PID控制器设计与模型合成器。

本文说明了在Xilinx® Versal® AI Core器件上实现任意重采样的情况，其中控制器在可编程逻辑中，而繁重的计算被映射到AI引擎中。

本文件提供了Xilinx® VCK5000 Versal®开发卡的硬件和软件安装程序，适用于XRT 2021.2及更高版本。

在这篇文章中，我想探讨和比较用于边缘密集型星载处理的微处理器和FPGA。一些应用需要从不同带宽的多个传感器获取大量数据，同时需要实时做出关键决策

本文介绍DPUCVDX8H，这是一个专门为Xilinx® Versal®平台设计的高性能CNN推理加速器。描述了DPU的特性、IP事实、使用该内核进行设计以及开发流程。

本文介绍针对超大规模系统的多通道应用，并将多输入多输出、波束成形和可控延迟与射频通道设计的其他经典要求相结合。

本文描述使用 STARTUPE3 原语的 Virtex® UltraScale™ FPGA 参考设计，通过专用 BPI 接口实现对 VCU108 板载并行 NOR 闪存的配置后读写访问。

本指南提供SmartSSD CSD存储加速器模块的安装和功能细节。

本文提供有关使用 Zynq® UltraScale+™ MPSoC 的产品的 FIPS 140-3 认证的入门知识。

赛灵思 Versal® 套件计算加速平台 (ACAP) 设计方法论是帮助 Versal 设计流程的一整套计算实践。这必须让用户进行这些设计的操作下载能力和复杂性，因此通过特定的步骤设计任务确保设计完成并成功完成。

过去几年里，计算行业见证了数据的大规模爆发以及机器学习（ ML ）与 AI 应用的激增。其结果是对更高吞吐量和实时计算能力愈发强烈的需求，与此同时还要保持灵活应变能力，以便跟上不断演进的工作负载需求和不断变化的协议。

本文描述了Xilinx®针对Open RAN无线电的解决方案。

本文档描述了在 Kria™ K26 系统模块 (SOM) 基础上使用电源设计管理器的方式。

赛灵思白皮书 WP526《可编程能力在新一代安全设备中的重要性》，探讨了多种防火墙架构，以及将赛灵思自适应器件的灵活性、可配置性及其 IP 和工具产品相结合，从而显著体提升安全处理性能。

描述将 5GNR 无线电与邻近的其他高功率无线电共置一地对设计和架构选择的影响和注意事项。