下载

UltraScale+ Integrated 100G Ethernet Subsystem v3.1: 产品指南本文档旨在提供高性能、低时延的 100 Gb/s 以太网端口，此端口支持广泛的用户自定义和统计数据收集
40G/50G High Speed Ethernet 子系统 v3.2 产品指南 使用物理编码子层 (PCS) 或独立 PCS 实现 40G 或 50G 以太网媒体访问控制器 (MAC)。
基于JESD204B的射频信号高速采集系统设计

本文设计了一种基于JESD204B 的射频信号高速采集系统
UltraScale 架构系统监控器用户指南

AMD首款 ASIC 级架构，不仅支持数百 Gb 级的系统性能，在全线路速度下支持智能处理
Versal ACAP 系统监视器架构手册

全新平台管理控制器 (PMC) 中的 Versal SYSMON 在启动时提供快速寄存器访问
QDMA Subsystem for PCI Express 产品指南 v5.0该子系统旨在利用多队列的概念实现高性能 DMA，以搭配 3.x Integrated Block for PCI Express一起使用
Versal自适应SoC封装和引脚架构手册本文描述了Versal™自适应SoC的封装和引脚规格。
Vitis AI 优化器用户指南

本文档涵盖了以下设计进程：机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow
Versal ACAP Transceivers Wizard LogiCORE IP 产品指南

此向导有助于配置一个或多个串行收发器。此向导还有助于生成设计示例，用于进行简单仿真。
UltraScale+ 器件 Integrated Block for PCI Express 产品指南(v1.3)该核属于高带宽、高可缩放性且高可靠性的串行互连构建块解决方案，适用于基于UltraScale+™架构的器件。
DMA/Bridge Subsystem for PCI Express 产品指南 (v4.1)赛灵思 DMA Subsystem for PCI Express® 可实现高性能、可配置的分散聚集 DMA
Bootgen 用户指南本文描述如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal® ACAP 器件生成启动镜像。
VPK180评估板用户指南

本文详细描述了VPK180评估板的功能
Vivado 用户指南：逻辑仿真

本文提供了仿真进程以及 Vivado® Design Suite 中的仿真选项的概述
AI引擎及其应用 (v1.2)

本白皮书介绍了人工智能引擎及其应用。
AI 引擎工具和流程用户指南

本指南阐述了对 AI 引擎 graph 应用进行编译与仿真、使用 Vitis 工具流程来集成应用
Vivado Design Suite Tcl 命令参考指南

本指南涵盖了以下设计流程：硬件、IP和平台开发。
使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法

本文介绍使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
Zynq UltraScale+ MPSoC上的单芯片FIPS 140-3

<p>本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。</p>
基于去序列化过采样数据的时钟和数据恢复单元

本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础，将数据速率下限扩展到0 Mb/s。