下载

Versal 自适应 SoC 系统和解决方案规划方法指南本文描述基于目标应用制定 AMD Versal™ 自适应 SoC 系统规划的设计方法论建议。
Versal 自适应 SoC 设计指南 v2023.1

本指南提供 AMD Versal™ 自适应 SoC 硬件功能以及创建或移植设计时的块级注意事项的概述
电源设计管理器用户指南 (UG1556) v2023.1

本文描述如何使用 AMD 电源设计管理器 (PDM) 来进行功耗估算
Vivado Design Suite 用户指南：编程和调试

为硬件平台创建 PL IP 块、创建 PL 内核、功能仿真以及评估 AMD Vivado™ 时序收敛
采用AI引擎的超采样率数字傅立叶变换设计

AMD Versal™ AI Core 设备的 AI Engine 阵列中引入高吞吐量、低延迟的反离散傅立叶变换 (IDFT) 实现。
Vitis Unified IDE 和通用命令行参考手册

本文档旨在逐步指导您熟悉各种 Vitis 工具，这些工具采用自下而上的设计流程来开发系统组件
Vitis HLS：使用任务级并行性的高性能设计

Vitis™ HLS 利用 AMD FPGA 提供的独特优势和特性，为高性能设计优化 C 代码
VHK158 评估板用户指南本文详细介绍了 VHK158 评估板的功能
AI 引擎编程：卡恩进程网络演进本文描述 AI 引擎如何使用 Kahn 进程网络模型进行图形编程
Vitis 统一软件平台文档：应用加速开发

Vitis 工具可在各种不同的设计流程内为异构系统提供编译、链接、剖析和调试功能
随温度变化的动态电压缩放实现本文描述了为支持AMD Versal™器件的-2LLI SKU的低温补偿DVS功能而需要实施的硬件和软件变更。
医疗设备嵌入式系统的风险管理

本文介绍了医疗设备设计中的功能安全和网络安全方法
112Gbps GTM收发器的PCB通道设计指南

本文详细介绍了高速串行数据传输的印刷电路板（PCB）通道设计要求
AI引擎的自动数字预失真设计生成本文描述了一个在AI引擎上自动生成DPD前向路径设计的工具，无需编写一行代码。
RFSOC 指南现已推出！

了解如何构建软件定义的无线电，获取实操示例
Vivado Design Suite用户指南：动态功能交换

FPGA 技术支持灵活开展现场编程和再编程，无需通过设计修改来重建互连结构
Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南本文档旨在描述 Versal® ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)
Vitis AI RNN用户指南（v3.0）本文描述了如何进行基于模型的设计，在Simulink®环境中实现快速设计探索
使用 Vivado MIG 创建存储器接口设计本产品指南提供了有关使用、自定义和模拟一个LogiCORE IP DDR3或DDR4 SDRAM、LPDDR3 SDRAM
2022.2 Versal Advanced I/O Wizard：RX/TX 单端管脚和差分管脚置于单个 bank 中时出现问题

在 Vivado 2022.2 中使用 Advanced I/O Wizard 并配置源同步 TX+RX 接口时