下载

KV260 是一款功能齐全的评估套件，能够利用预先构建的加速应用程序为 K26 SOM 上的生产部署快速开发独特的解决方案。

赛灵思 Versal™ 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性，因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。遵循这些步骤和最佳实践进行操作，这将有助于以尽可能最快且最高效的方式实现期望的设计目标。

Xilinx VCK5000 Versal 开发卡基于Xilinx 7nm VersalACAP架构构建，专为高吞吐量AI推理和高性能计算应用而设计。VCK5000具有标准化的软件开发流程，可提供比当今服务器级CPU高100倍的计算能力，并且比当今服务器级GPU更好的MLPerf推理性能，是云加速和边缘计算应用的理想开发平台。

靠近模拟-数字边界边缘节点的位置对真实环境的即时响应受高度重视，众多市场领域存在迫切需求。Versal™ ACAP 产品组合 AI Edge 系列则应运而生，作为一种领域专用架构 (DSA)，有效满足 7nm 芯片工艺系统提出的严苛要求。

本文描述如何使用 Dynamic Function eXchange 灵活高效地使用硬件资源来动态更新已部署的系统。包括对技术历史的回顾。

本白皮书描述智能设计如何使用机器学习和基于规则的系统来模拟时序收敛专家并提高生产力。

为处理海量数据、复杂算法、超低延时的应用提供数字化加速驱动力是赛灵思一直的目标。为此，赛灵思研发 Bootgen 工具支持将二进制文件缝合在一起并生成器件启动镜像定义了多个属性和参数作为创建启动镜像时的输入。

SmartLynq+ 模块的构建旨在满足高速调试和跟踪需求，主要面向使用Versal™ 平台的开发者。与此前的赛灵思调试产品相比，SmartLynq+ 模块通过 HSDP 可将 Linux下载时间加快高达28倍，将数据捕获速度提高100倍。更快的迭代和重复下载既提高了开发效率，也缩短了设计周期。

本文描述了如何使用 XMPU、XPPU 和 TrustZone 提供的硬件和软件机制进行子系统的隔离。

描述使用 Vivado® Design Suite 生成加密比特流和加密密钥的分步过程。

本文将重点介绍 PolarFire FPGA 和 Teledyne e2v DDR4T04G72 之间点对点的连接的例子，以及多个 DDR4器件如何与一片 Xilinx KU060 FPGA 连接。

实现确定性延迟是当今许多系统设计中讨论的主题。过去，人们一直在努力提高数据传输速度和带宽。如今的应用则越来越重视确定性——即要求数据包在精确的、可重复的时间点传送。本文将在设备的层面讨论确定性这一主题，以及如何设计超高速数据转换和信号处理系统以保证确定性延迟。

本文描述将隔离设计流程 (IDF) 和动态函数交换 (DFX) 组合到一个设计中。

本文描述了在为UltraScale+™设备使用动态功能交换时，如何改善编译时间并提高设计安全性。

随着人工智能和机器学习算法取得一系列新进展，众多高计算强度的应用正在被部署到边缘设备上。当下，业界迫切需要一种高效率的硬件，既能高效率地执行复杂算法又能适应这种技术的快速演进。在此背景下，赛灵思 Kria K26 SOM应运而生，为 ML 边缘应用开发提供了更加理想的选择。

本白皮书介绍了一种7位小浮点（SFP）数字表示法，可以实现深度神经网络模型，其精度与INT8相同，但ResNet-50的性能高出60%。

本白皮书介绍了Versal™ ACAP产品组合中的AI Edge系列，这是一种特定领域的架构（DSA），可满足在7纳米硅工艺中实现的系统的苛刻要求。

Kria K26 SOM 旨在帮助数百万开发人员在其首选设计环境中使用开箱即用的低成本开发套件更快地部署他们的智能视觉应用程序。

本文描述了如何在Zynq® UltraScale+™器件中使用物理不可克隆功能，以实现安全加密的外部存储。

随着AI、大数据、云计算等技术在各行各业广泛应用，相应的设计结构和设计内容也变得日益复杂。目前的应用开发速度已无法满足企业的需求，如何简化设计进程，提高应用开发效率成为当下亟需解决的问题。