白皮书：通过智能设计运行提高生产力 (v1.0)

judy 在周四, 07/29/2021 - 15:00 提交

本白皮书描述智能设计如何使用机器学习和基于规则的系统来模拟时序收敛专家并提高生产力。

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

UltraFast 设计方法时序收敛快捷参考指南	IDR（智能设计运行）：基于机器学习的时序收敛助手	利用成本优化型 FPGA 和自适应 SoC 释放创新潜能
【XDF资料下载】面向嵌入式深度剖析的机器学习	【赛灵思技术日演讲PPT下载】：用赛灵思 FPGA 加速机器学习推断	【赛灵思技术日演讲PPT下载】：基于赛灵思机器学习解决方案的视频分析应用

最新文章