【视频】：Maxeler 在 Xilinx Alveo 加速卡上展示实时风险

judy 在周二, 12/11/2018 - 09:54 提交

Maxeler 在 Xilinx Alveo 加速卡上展示实时风险

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【视频】Algo-Logic Systems 演示超低延时 KVS	【视频教程】：SDAccel 内核接口的硬件调试方式	【视频】FPGA 逻辑中的 Algo-Logic 实时能量管理系统
【视频】如何在 Alveo 卡上快速使用 Vitis 进行开发	【视频】BlackLynx 在 XDF 硅谷专场展示了高速搜索和图像/视频分析加速	使用本地计算推动数字化工厂的发展：Alveo 实现的加速

最新文章