【XDF资料下载】助力软件开发者 — 扩展 FPGA 应用开发

judy 在周一, 01/07/2019 - 10:35 提交

助力软件开发者 — 扩展 FPGA 应用开发

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

【XDF资料下载】AI 对 AI：在 FPGA 中为数据中心及端点自动生成深度神经网络加速器	【XDF资料下载】基于FPGA的视频图像特征识别和对比	【下载】新兴DNN推理格局中的FPGA
【XDF资料下载】数据中心 AI 加速 — Xilinx ML 套件	AMD FPGA 与传统 LUT4 架构相比的优势	【XDF资料下载】面向实时应用、基于 FPGA 的 AI Power 视频转码

最新文章