【视频】DeePhi DPU 上的视频结构分析

judy 在周二, 01/29/2019 - 10:21 提交

DeePhi 在 Xilinx FPGA 上使用 DeePhi 技术演示 SSD算法

最新文章

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

研讨会回放｜人工智能引擎测试工具和 AMD Versal™ 系统集成	【视频】Vitis AI 概述 – Model Zoo	使用 VCK5000 的端到端开发流程
Xilinx 5G 简介	【视频】AXI4-Stream 接口	【视频】CCIX 演示 - 解决片外加速器互联的需求