【视频】HLS 端口级 I/O 协议：AXI4 接口

judy 在周五, 04/12/2019 - 10:04 提交

介绍 Vivado® HLS 工具从 C 语言设计中抽象出来的端口级 AXI 接口协议。

最新文章

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

【视频】HLS：优化阵列以提升性能	Xilinx 5G 简介	【视频】AXI4-Stream 接口
【视频】CCIX 演示 - 解决片外加速器互联的需求	【DesignCon 2019视频】：采用 TE 下一代连接的 Xilinx 32G NRZ GTY 和 58G PAM4 GTM	HLS与RTL语言使用情况调查