【视频】Xilinx 与 NTU 联手举办首届女子 Hackathan 2019

demi 在周四, 11/21/2019 - 11:12 提交

Xilinx 与 NTU 联手举办首届女子 Hackathan 2019

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

聚是一团火，散是满天星 \| 2019Xilinx暑期学校全记录	【视频】您所不知道的 Xilinx：深耕汽车市场 20 年的故事	【视频】利用 Xilinx Vitis 加速 AI 摄像头开发
永别了缓冲！ Xilinx 收购 NGCodec，提供高质量、高效率云视频编码方案	【视频】面向5G的灵活的聚合式接入方式	ChipScoPy 演示 – PL 结构调试示例

最新文章