【冬令营】面向领域定制计算科研冬令营开启报名

judy 在周二, 01/12/2021 - 15:36 提交

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

三重大礼庆中秋 —— 挑战边缘计算加速，Ultra96 开发板免费拿！活动宣讲会	看 FPGA 如何赋能传统汽车后视镜	100小时全情投入的体验-Xilinx OPEN暑期学校报名
研讨会：如何利用最新Vitis HLS提高任务级并行性？	速成强化班 - 使用 Vitis 构建加速应用	Xilinx Vitis 科研冬令营启动，产学研联手打造定制计算人才

最新文章