机器人中的自适应计算 (v1.0)

judy 在周一, 08/30/2021 - 09:56 提交

利用ROS 2来实现FPGA的软件定义硬件。

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

【白皮书下载】边缘 ACAP 与 Versal AI Edge 系列 (v1.0)	【视频】让自适应计算成为主流	实时低比特率高质量 ABR 视频转码的HPE参考架构
一种减少1mm间距的BGA下铜线之间的串扰的技术	【下载】Vitis 统一软件平台文档：嵌入式软件开发	【白皮书下载】：在亚马逊 EC2 云端使用 Xilinx工具和 InTime 优化设计

最新文章