倒计时8天：Xilinx Versal ACAP快速入门开发！抢先报名，前50名限时免费！

judy 在周三, 09/15/2021 - 10:23 提交

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

瑞萨电子宣布与赛灵思合作，共同开发Versal ACAP参考设计	Versal AI Edge 系列现已发货！	Vitis AI 1.4大升级，全面支持Versal ACAP及Kria SOM平台
5G 技术潜力巨大未来可期，如何确保第二轮部署取得成功？	Xilinx 面向网络与云加速推出全球带宽最高、计算密度最高的自适应平台	Xilinx 自适应芯片助力部署灵活、可扩展的 5G 网络

最新文章