【在线培训】AI边缘端加速应用: 基于Xilinx Kria自适应SOM部署

judy 在周四, 03/17/2022 - 10:30 提交

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

KRIA™ SOM 与广大开发者相约羊城	借助自适应模块化系统 (SOM)加速边缘创新	视频AI太难？三步走，让它变简单！
直播预告 \| 开发者 - Vitis 与 AI 专场	【在线免费培训】启动Xilinx AI专用平台Versal ACAP	宜鼎推出采用Kria K26的低延迟、低功耗FPGA平台

最新文章