Vitis AI 优化器用户指南 (v2.5)

judy 在周二, 06/21/2022 - 10:35 提交

本文提供优化神经网络模型的能力。

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

Xilinx 运行时 (XRT) 发行说明 (v2021.1)	Vitis Unified IDE 和通用命令行参考手册	【下载】Zynq UltraScale+ 器件封装和管脚用户指南
Alveo™ U25 一体化 SmartNIC 平台产品详解	【赛灵思技术日演讲PPT下载】：工业物联网 - 端云共舞决胜工业 4.0	适用于 Versal ACAP 的 XPE 用户指南 (v2021.2)

最新文章