Vitis AI 优化器用户指南 (v2.5) | FPGA 开发圈

judy 在周二, 06/21/2022 - 10:35 提交

本文提供优化神经网络模型的能力。

Vitis AI 优化器用户指南 (v2.5)

最新文章

最新文章

【下载】用于千兆位收发器应用的全数字VCXO替代品（7系列/Zynq-7000）应用说明	使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法	通过使用基于 PDN 共振峰的最坏情况数据模式来分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响
【下载】FPGA在新兴DNN推理领域的应用	【赛灵思技术日演讲PPT下载】：在数据中心加速 AI — 赛灵思机器学习套件揭秘	Vitis AI RNN用户指南 (v1.4.1)

精彩推荐

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

FPGA调试验证的工具和方法详解

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。