重磅发布 | Pluto核心板发布会

judy 在周三, 05/22/2024 - 09:32 提交

日程安排.jpg

精彩推荐

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。

揭开Pluto XZU20的神秘面纱—探寻未来紧凑而强大的FPGA解决方案	【在线培训】基于Xilinx Vitis AI的深度学习推断	LPCVC\|全球低功耗计算机视觉挑战赛开放报名
直播 \| 欧克曼-Xilinx 智能视觉处理平台详解	选择合适的工具——轻松玩转AI	【研讨会】：基于深度学习的视觉与激光雷达解决方案

最新文章