本文要点
小芯粒（Chiplet）技术让多功能、可定制的模块化芯粒成为可能，从而缩短开发周期并降低成本。
与传统单片芯粒相比，小芯粒能提升性能、降低功耗并增强设计灵活性，标志着半导体技术向前迈出了具有颠覆性的一步。
UCIe 等小芯粒标准的制定与采用，为小芯粒在系统级芯粒（SoC）中的无缝集成铺平了道路，为计算和技术应用开辟了新可能。
小芯粒技术的核心在于模块化芯粒，这些芯粒能够组合构建完整的系统级芯粒（SoC，system-on-chip）。系统级芯粒采用以小芯粒为中心的架构，其中多个小芯粒互相连接，形成一个单一电路。本文将深入探讨小芯粒技术的重要性、它与 SoC 的关联以及小芯粒技术的发展趋势。
小芯粒技术的关键优势
什么是小芯粒技术？
小芯粒是指具备特定功能集的微型集成电路（IC），其设计目的是与其他小芯粒在单个封装内的中介层上无缝集成。小芯粒技术的核心理念是将一个系统级芯粒分解为若干个基本功能组件。多功能芯粒可拆分为多个小芯粒，分别承载计算处理器、图形单元、AI 加速器、I/O 功能等不同芯粒功能模块。由小芯粒构成的系统类似于模块化 SoC。未来的愿景是不同供应商提供的小芯粒组件可实现互操作和混搭组合。小芯粒的排布方式类似多功能“乐高式”组装，相比传统系统级芯粒设计具有诸多优势：
可复用知识产权（IP）:同一小芯粒可应用于不同器件。
异构集成：小芯粒可采用不同工艺、材料和制程节点制造，工艺、材料和制程节点各自针对小芯粒的特定功能经过优化。
已知良好裸片：小芯粒可在组装前进行测试，从而提高最终器件的良率。
当多个小芯粒在单一集成电路中协同工作时，通常被称为多芯粒模块、混合集成电路、2.5D 集成电路或先进封装。这些小芯粒可通过 UCIe、线束（BoW）、OpenHBI 和 OIF XSR 等标准建立连接。
小芯粒技术的颠覆性影响：优势与价值
与传统单片式系统级芯粒（SoC）相比，基于小芯粒的架构具有诸多优势，包括性能提升、功耗降低以及设计灵活性增强。许多专家认为，随着先进技术的持续发展，消费电子设备将普遍搭载专用小芯粒。
小芯粒具有快速便捷的定制和升级能力，有利于缩短开发周期，降低成本。
小芯粒采用专为特定任务经过优化的处理单元来提升性能。例如，若 AI 应用需要强大算力，传统 CPU 可替换为专为 AI 工作负载设计的小芯粒。
小芯粒为处理器小型化与降低功耗需求创造了条件。小芯粒将多样化功能整合在一起，消除了传统芯粒设计中固有的复杂布线、散热系统和辅助组件的需求。
灵活性是小芯粒技术的主要特征，使制造商能够快速适应不断变化的市场动态和新兴技术进步。这种适应性源于小芯粒带来的便捷定制和升级能力，制造商无需为每次产品迭代重新设计芯粒，而是可以采用混合搭配的方案。
采用小芯粒架构，将内存移至处理器核心附近，能有效应对日益增长的 AI 工作负载。
使用小芯粒构建电路还能带来显著的节能效益，因为计算机芯粒有超过一半的功耗源自数据在芯粒上的横向传输。而小芯粒可部署在处理器单元附近，从而实现节能。
从宏观角度看，小芯粒生产能在单次制造中实现更高的良率，远超更庞大、更复杂的芯粒架构所能达到的良率水平。
面向 SoC 的小芯粒技术
小芯粒技术是相对较新的创新技术，目前有多家半导体公司正在积极开发中。一个重要目标是将多个小芯粒无缝组合成一块系统级芯粒。采用小芯粒构建的集成系统可涵盖数据存储、信号处理、计算及数据流管理。通过将多样化的第三方知识产权（如 I/O 驱动器、存储器集成电路（IC）和处理器核心）集成至单一芯粒中，工程师可以快速且经济地打造复杂芯粒。小芯粒可在封装内组装，并利用裸片间互连框架连接在一起，以进行 SoC。
小芯粒技术趋势与预测
虽然目前大多数电子设备搭载的计算机技术依然以传统芯粒组为主导，但随着时间的推移，这一趋势即将发生转变。专家预计，随着先进技术的发展，专用小芯粒将得到广泛应用。
目前，异构小芯粒集成市场正在快速增长。AMD 和 Intel 的微处理器均采用小芯粒设计和异构集成封装技术，现已进入大规模量产阶段。苹果公司于 2022 年 3 月推出了 M1 Ultra 芯粒，该芯粒采用小芯粒架构，提升了 Mac 电脑的性能表现。当前，我们正处于小芯粒研发与生产的早期发展阶段。但是，随着行业标准逐步形成，一些曾经难以想象的计算模型将会应运而生。
文章来源：Cadence