UltraScale系列在时钟架构上的升级
judy 在 周二, 03/12/2024 - 09:33 提交
UltraScale架构的设备在时钟架构上有显著的创新
AMD聘请Thomas Zacharia拓展人工智能战略关系
judy 在 周一, 03/11/2024 - 17:37 提交
AMD 宣布，Thomas Zacharia 已加入 AMD，担任战略技术合作与公共政策高级副总裁
vivado如何生成一个模块的带原语的网表
judy 在 周一, 03/11/2024 - 15:14 提交
有时候我们想生成一个网表文件，但vivado默认是会生成一个dcp的文件
基于CNN的图像超分辨率
judy 在 周一, 03/11/2024 - 14:43 提交
本文介绍对超分辨率卷积神经网络 (SRCNN) 的三种实现方式
Xilinx 7系列FPGA DDR控制器——mig使用总结（IP生成）
judy 在 周一, 03/11/2024 - 10:07 提交
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
如何在 Vitis Unified IDE 中启用 SDTGEN 挂钩
judy 在 周五, 03/08/2024 - 11:55 提交
Vitis Unified IDE使用“System Device Tree (SDT)”将硬件元数据从Vivado传递到 Vitis
AMD Versal AI Edge 自适应计算加速平台之准备工作（1）
judy 在 周五, 03/08/2024 - 10:30 提交
每个工程下面都有一个生成vivado的脚本，用于重建vivado工程
AMD Lisa Su 荣获 2024 年imec 创新奖
judy 在 周五, 03/08/2024 - 09:48 提交
颁奖典礼将表彰苏博士在推动高性能和自适应计算领域创新方面做出的贡献
当代FPGA高层次综合的成果、机遇和挑战(一) - 深度学习篇
judy 在 周五, 03/08/2024 - 09:14 提交
本文介绍高层次综合HLS在深度学习领域中取得的成果
AMD Spartan UltraScale+ FPGA系列顺应三大趋势 纵横边缘未来
judy 在 周四, 03/07/2024 - 15:52 提交
AMD发布了Spartan系列的最新力作——Spartan™ UltraScale+™ FPGA系列