AMD EPYC云计算解决方案,助企业提高竞争力

如今,企业越发需要时刻做好弹性调整准备,在保持有竞争力价格的同时,还要满足用户意外需求,这是一大挑战

FPGA知识查漏补缺——为什么setup summary和hold suammay的data path延时不一致

这两天,我第一次到xilinx的官方论坛去问问题,因为这几天有一个问题困扰着我,以前怎么注意的地方

Vitis 视觉设计方法

该方法不仅可帮助开发人员做出有关应用架构的重要决策,而且还有助于确定各种因素

JESD204接口调试总结——一次建链不稳定问题的解决

JESD链路的复位遵循先复位发端,在复位收端的原则。在我们之前操作中,首先复位了FPGA的JESD核

在WSL下配置与安装Petalinux 2020.2

本文将在WSL2 Ubuntu18.04下配置Petalinux 2020.2

fpga ram初始化文件coe与mif

本文介绍使用coe初始化xilinx fpga ram和使用mif文件初始化intel fpga ram的方法。

一种减少1mm间距的BGA下铜线之间的串扰的技术

本白皮书介绍了一种减少1毫米间距的BGA器件中铜线间串扰的技术。

GNOME 43.1为AMD-Xilinx Kria KR260添加Wayland支持

AMD-Xilinx 目前官方宣布的、适用于该机器人开发套件的发行版本为 Ubuntu 22.04 LTS 和 ROS 2

简化FPGA电源系统管理,你可以试试这款产品!

FPGA广泛应用于各种电子系统,甚至取代ASIC,但其周围具有复杂的电源系统

set_output_delay如何约束?

顾名思义,output_delay就是指输出端口的数据相对于参数时钟边沿的延时。