Zynq UltraScale+ RFSoC RF-ADC 校准训练信号指导
judy 在 周二, 03/01/2022 - 15:23 提交
在某些应用中，必须在允许 GTIS 背景校准使用训练信号收敛后冻结 ADC 校准。
使用综合语法控制Vivado是否使用DSP块
judy 在 周二, 03/01/2022 - 10:28 提交
使用DSP的方法一般有两种：让综合器自己推断、例化DSP原语。有的时候为了偷懒或者有的计数器之类的需要跑高速，则可以让计数器也使用DSP实现。
IDC：2022年全球AI市场规模达到4328亿美元 增长近20%
judy 在 周二, 03/01/2022 - 10:06 提交
根据IDC最新发布数据，全球人工智能收入预计到2022年同比增长19.6%，达到4328亿美元，包括软件、硬件和服务。预计2023年将突破5000亿美元大关。
【工程师分享】Petalinux编译多个源文件的Linux应用程序的Makefile
judy 在 周二, 03/01/2022 - 09:26 提交
在Petalinux创建的应用程序模板，只支持编译一个C文件。使用下面的文件，可以编译目录下的所有C、C++文件。
边缘计算的100个术语
judy 在 周一, 02/28/2022 - 16:40 提交
云原生网络功能 (CNF) 是实现网络功能的云原生应用程序。CNF 由一个或多个微服务组成，使用云原生原则开发，包括不可变基础设施、声明性 API 和“可重复部署过程”。
Vivado中巧用Tcl命令简介
judy 在 周一, 02/28/2022 - 11:21 提交
Vivado支持工程模式（ProjectBased Mode）和非工程模式（NoneProject Mode）两种，且都能通过Tcl脚本批处理运行。目前，更多的人使用的是工程模式，今天我们就基于工程模式介绍几个Tcl命令的使用方法。
使用STARTUPE3对并行NOR闪存进行配置后访问的UltraScale FPGA应用说明（1.1版）
judy 在 周一, 02/28/2022 - 09:40 提交
本文描述使用 STARTUPE3 原语的 Virtex® UltraScale™ FPGA 参考设计，通过专用 BPI 接口实现对 VCU108 板载并行 NOR 闪存的配置后读写访问。
VCK5000 上的 Aupera ML 推断实现
judy 在 周一, 02/28/2022 - 09:21 提交
该视频介绍了 Aupera 和 Xilinx 在 VCK5000 卡上采用的这种实现方法，以实现完整的视频处理和 ML 推断管道，以及低延迟和高吞吐量的 AI 识别结果。
【工程师分享】给Vivado Block Design的TCL脚本添加IP repository（仓库）路径信息
judy 在 周五, 02/25/2022 - 15:30 提交
在Vivado里，可以从Block Design导出TCL脚本，保存工程。之后可以从TCL脚本恢复工程。
SmartSSD 计算存储驱动器安装和用户指南
judy 在 周五, 02/25/2022 - 10:53 提交
本指南提供SmartSSD CSD存储加速器模块的安装和功能细节。