100小时，从零开始用HLS搭建SSD目标检测系统
judy 在 周一, 08/24/2020 - 14:16 提交
上期推送为大家带来了A班的优秀作品合集。本期，小编为大家带来了B班优秀作品的基于PYNQ的SSD目标检测系统项目。B班的作品相较于A班更有挑战性，内容也更丰富一些。本篇推送主要介绍设计概述，如果有想要亲自尝试本系统的同学，请复制下方Github链接前往GitHub，即可看到本项目的开源代码哦！
手把手教你用Python实现Vivado和ModelSim仿真自动化
judy 在 周一, 08/24/2020 - 10:09 提交
芯片设计从RTL代码一直到最后流片的GDSII文件，都是文本文件，因此，掌握文本分析处理语言是集成电路设计的一项重要的基本功。本文是孙义雯同学采用Python语言实现的Vivado和Modelsim联合仿真的自动化脚本，已经在实际项目中经过较长时间的检验，今天开源出来，供大家学习，欢迎留言交流心得体会和改进建议
ZYNQ7000系列MIO/EMIO/AXI_GPIO接口
judy 在 周一, 08/24/2020 - 09:32 提交
PS 和外部接口之间的通信主要是通过复用的输入 / 输出（ Multiplexed Input/Output，MIO）实现的，它提供了可以做灵活配置的 54 个引脚，这表明外部设备和引脚之间的映射是可以按需定义的。这样的连接也可以通过扩展 MIO （ExtendedMIO，EMIO）来实现
开发者分享 | Vitis AI - 如何利用张量提升内存使用效率
judy 在 周五, 08/21/2020 - 17:42 提交
在数据处理中，对原始数据进行重塑或重新排序并创建多个副本是很常见的行为。无论执行任何新步骤，都会创建新副本。随着程序的增大，占用的内存也会增大，我几乎从未考虑过这个问题，直到遇到了“内存不足”错误。
Xilinx 5G 简介
judy 在 周五, 08/21/2020 - 17:13 提交
跟随 Liam Madden，了解如何使用 Xilinx 技术来部署 5G。
【实用篇】FPGA工程师所需掌握的基本能力
judy 在 周五, 08/21/2020 - 09:47 提交
想成为一名FPGA工程师，对FPGA的结构是必须要掌握的。FPGA芯片主要是：可编程I/O单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块这六部分组成。
软件定义汽车，Xilinx 携手风河研讨实时操作系统赋能自动驾驶
judy 在 周五, 08/21/2020 - 09:11 提交
8 月 27 日，10:00 - 11:00，赛灵思将携手风河，就软件在自动驾驶领域所扮演的重要角色以及实现方法进行深入探讨。话题包括：车载 RTOS 系统、Hypervisor 虚拟化、分布式开发框架、赛灵思汽车级产品方案等，诚邀您参与本次研讨会
实现“三重视觉” — 面向安全驾驶的激光雷达技术
judy 在 周四, 08/20/2020 - 14:07 提交
随着自动紧急制动（ AEB ）和驾驶员监测系统等高级驾驶员辅助系统（ ADAS ）功能的推出，汽车正变得越来越安全。得益于上述各项功能的日臻完善，自动驾驶也变得更加可靠与值得期待。例如，在发展之初，AEB 只能观察到前方的汽车。但是现在，它已经可以检测到行人、穿梭的车流、骑行者以及道路上的其他物体。
Xilinx 助力斯巴鲁实现新一代 EyeSight 系统
judy 在 周四, 08/20/2020 - 10:13 提交
赛灵思今天宣布，赛灵思技术正用于支持最新版斯巴鲁视觉型高级驾驶辅助系统（ADAS）EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统，将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性，将一流的安全技术交付至消费者手中。
100小时从零开始：造一台仪器连接物理和数字世界
judy 在 周四, 08/20/2020 - 10:00 提交
今天，我们要介绍的是A班作品中的仪器仪表相关作品。这类作品所使用的平台既有与游戏类作品相同的SEA-S7平台，也有EGO1平台与ZyBo的平台。接下来，就让我们一起看看暑期学校的同学们的精彩项目吧！