白皮书下载 | 敢称旗舰版，看 Versal Premium ACAP 究竟牛在哪儿！
judy 在 周五, 04/17/2020 - 09:30 提交
本白皮书将介绍 Versal Premium ACAP 的独有特性，并通过一些精心挑选用例的分享，为您详细介绍Versal Premium ACAP这种集成软硬件平台将为软硬件开发者和数据科学家带来哪些优势
Xilinx 与成都高新区战略合作，共建 FPGA 应用创新联合实验室
judy 在 周五, 04/17/2020 - 09:08 提交
2020年4月10日，成都高新技术产业开发区举行主题为“链环聚焦，生态赋能”的成都电子信息产业生态圈推介会，并宣布电子信息产业圈联盟正式启动。赛灵思及其他24家公司分别与成都高新区签署了合作备忘录
Xilinx 与三星联手全球5G商用部署
judy 在 周四, 04/16/2020 - 18:03 提交
赛灵思今日宣布，三星电子有限公司（ Samsung Electronics Co., Ltd. ）将采用赛灵思 Versal™ 自适应计算加速平台（ ACAP ）进行全球 5G 商用部署。赛灵思 Versal ACAP 提供了一个通用、灵活且可扩展的平台，能够满足多地区多运营商的需求。
Ultra96基础学习篇（5）——PetaLinux创建BOOT.bin
judy 在 周四, 04/16/2020 - 09:11 提交
在开发板上移植Linux系统，才能完整的实现嵌入式软硬件协同。之前对Linux开发没怎么接触过，只会点简单的操作。但对于移植Linux基本够了。PetaLinux的学习跟操作主要是依照手册ug1144和ug1157。
Vitis 每周一课压轴大戏登场，“结业考试”同期举行！
judy 在 周四, 04/16/2020 - 09:00 提交
“人间四月芳菲尽”
在这春暖花开复工复产的时节
赛灵思 Vitis 每周一课迎来了压轴大戏
【视频】FPGA 逻辑中的 Algo-Logic 实时能量管理系统
judy 在 周三, 04/15/2020 - 14:44 提交
Algo-Logic 演示了一个解决方案，其可在 ALVEO 卡上使用完全按照逻辑实现的键值存储 (KVS) 在电网中管理实时电能流动，ALVEO 卡是一个 FPGA 加速的数据采集系统，是一个求解能量方程的分析框架，仪表板可在互联城市中查看能源。 该系统不仅重点展示了 Algo-Logic IP 核的使用情况
Vitis AI学习笔记(1)：Vitis AI 开发工具包概述
guanxiao_505740 在 周三, 04/15/2020 - 14:21 提交
Vitis AI开发环境由Vitis AI开发套件组成，用于在Xilinx硬件平台（包括边缘设备和Alveo加速卡）上进行AI推理。 它由优化的IP内核，工具，库，模型和示例设计组成
Xilinx公司的JESD204 IP核寄存器介绍
judy 在 周三, 04/15/2020 - 09:57 提交
上篇介绍了JESD204IP核的端口，本篇具体介绍使用该核时所需的全部寄存器，本篇同样比较枯燥，但JESD204IP核的寄存器读写却在实际使用时非常重要，本人在开发过程中来来回回折腾寄存器好多次，就是由于没有正确的理解并配置它，浪费了许多宝贵的时间
以太网遵循的IEEE 802.3 标准
judy 在 周三, 04/15/2020 - 09:24 提交
无论用哪种呢方式实现网口通信，都离不开相关的标准协议，以太网主要遵循的协议是IEEE 802.3 标准，下面简单介绍下这个标准
【视频】推动 Vitis 软件开发工具
judy 在 周二, 04/14/2020 - 09:56 提交
本演示不仅将指导用户在 Vitis IDE 中创建基本项目（平台、应用和系统），而且将探索创建应用、添加来源、构建可执行文件以及在评估板上运行应用的基础知识。