本文主要介绍各种通信接口物理层的编码技术，包括数字-数字接口编码方式、数字-模拟接口编码方式、模拟-数字接口编码方式、模拟-模拟接口编码方式。

FPGA的调试是个很蛋疼的事，即便Vivado已经比ISE好用了很多，但调试起来依旧蛋疼。即便是同一个程序，FPGA每次重新综合、实现后结果都多多少少会有所不同。而且加入到ila中的数据会占用RAM资源，影响布局布线的结果。

什么是上拉/下拉电阻？有什么作用？又该怎么用？上拉电阻：将一个不确定的信号通过电阻连接到高电平（VCC），使该信号初始电平为高电平。下拉电阻：将一个不确定的信号通过电阻连接到低电平（GND），使该信号的初始电平为低电平。

欢迎了解赛灵思在 2019.2 版中为嵌入式软件环境带来的新特性和更新！

多周期路径，我们一般按照4个步骤来约束：有使能的数据；两个有数据交互的时钟之间存在相位差；存在快时钟到慢时钟的路径；存在慢时钟到快时钟的路径。

近日，赛灵思VP（副总裁）Dan Gibbons一行到访北京深维科技，在CEO樊平及深维核心团队成员的陪同下，Dan Gibbons对深维科技进行了深入了解，双方在愉快的气氛中对之前的合作进行了梳理，并达成进一步深化合作意向，对于未来，双方都充满了紧密合作的期待。

本文主要介绍Zynq UltraScale+ MPSoC系列器件的PS-PL之间互连的AXI总线接口。

向异构计算发展的趋势已经是不争的事实。今天要给大家介绍的是一个功能非常强大的工具 — “可视化系统集成器”（VSI，Visual System Integrator），其可以帮助您轻松打造异构计算单元的系统设计。

创建 FPGA 设计和维护 Vivado® 设计套件项目时，版本控制系统对于团队合作可能是一项具有挑战性的任务。工程师必须能跟踪设计变更，完整地从 HDL 或 TCL 源代码再现项目并交付特定的项目状态。