前几天聊天聊到在Linux系统下调用SDK的gnu交叉编译工具链的问题，Panda同学是这么做的，简单写几句分享一下。按照正常套路，我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发

Verilog语言和VHDL语言是两种不同的硬件描述语言，但并非所有人都同时精通两种语言，所以在某些时候，需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结

SumUp Analytics 的 Nucleus 平台是一个提供 Xilinx FPGA 支持的实时文本分析 SaaS 算法，用于从非结构化文本中识别、提取和分析重要信息。该平台在采用 Alveo™ U200 加速器卡的本地设备或 AWS EC2 F1 实例上无缝工作。Nucleus 不仅包括一个运行在 Xilinx FPGA 上的 Python/SDAccel 混合库，用于核心分析，而且还包括用于外设分析的分布式 CPU

SP701 评估套件配备业界最佳性能功耗比 Spartan®-7 FPGA，适用于需要传感器融合的设计，如工业网络、嵌入式视觉和汽车等应用。SP701 通过 Pmods 和 FMC 连接器提供高 I/O 可用性和 I/O 扩展，使其成为 Spartan-7 FPGA 用户最大的 IP 开发平台。所包含的 XC7S100 FPGA 是 Spartan-7 系列中密度最大的器件。

使用 Xilinx 深度学习处理器（DPU）IP 构建自定义系统，使用面向 Xilinx SoC 的 DNNDK 优化经过训练的推断模型。

Xilinx 计算库提供加速数学、统计、线性代数、金融函数和预构建定价模型，帮助开发人员快速构建各种加速应用。代码是开源的，可根据需要修改。

本篇完成对HDMI显示代码的UVM仿真，梳理一下在windows-modelsim工具下UVM仿真环境的建立，调试以及遇到的问题。仿真的架构在上一篇已经做了简要介绍，这部分做重点讲解

本文档描述了 Vivado 2019.1 中 PCI Express 内核的 UltraScale+ FPGA Gen3 集成块中集成的易用性特性。这些特性将在截图中详细介绍，以帮助用户更轻松理解其实现方案和用途。

文章阐述了Xilinx FPGA可编程的本质，逆向分析破解了FPGA编程的bit流文件，并将其与FPGA内部电路相对应，对于深度理解动态可编程及FPGA电路结构具有重要的指导价值，LUT动态可编程使得FPGA内部的资源使用起来更灵活，你可以把LUT当成BRAM使用，也可以随时改变若干个LUT组成电路完成的硬件功能