【 3月12日●南京站】2019 Xilinx AI 线下先行者计划活动诚邀您的参加！

judy 在 周一, 03/04/2019 - 16:53 提交

在人工智能和大数据的浪潮中，赛灵思联合依元素科技以“聚焦人工智能和云计算，助力创新创业”为目标，凭借Xilinx行业领先的技术力量，在全国面向中小新创企业开展一系列的Xilinx最新技术应用研讨会，希望帮助中小新创企业成就梦想、同时激发创新机遇

mig读写时序下板实现

judy 在 周一, 03/04/2019 - 15:04 提交

FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。

Xilinx MIG 控制器使用详解（三）

judy 在 周一, 03/04/2019 - 10:35 提交

本教程的目的只是教会大家如何使用MIG控制器，大家一定不要觉得MIG控制器有多难，其实很简单的，跟着我在心里默念“MIG就像BRAM一样简单”。确实哈，当你回过头来看，MIG控制器的使用基本和BRAM的使用方法很像

【视频】2018.3 最新内容 - 嵌入式软件与工具

judy 在 周一, 03/04/2019 - 09:36 提交

此演示重点介绍了 2018.3 嵌入式软件工具和基础架构的新功能和更新。涵盖的主题包括 PetaLinux 增强功能，Linux 和 U-Boot 更新以及 MicroBlaze 更新

赛灵思Dan Isaacs ：掘金智能汽车“芯”时代

judy 在 周一, 03/04/2019 - 09:29 提交

目前赛灵思已向汽车制造商和一级供应商累计供货车级芯片逾1.6亿片，其中5500万片为ADAS芯片，截止2018年赛灵思已经与29个汽车品牌，111款车型展开合作，而赛灵思的在华适配之路才刚开始。

Xilinx FPGA 加速与NGCodec VP9转码器助力实时视频流

judy 在 周五, 03/01/2019 - 16:15 提交

Twitch 使用 Xilinx Ultrascale +™ FPGA 加速和 NGCodec VP9 编码器 IP 进行高清视频压缩和转码，可在不影响直播视频质量的情况下节省 25％ 的比特率。Twitch 在单个 FPGA 上实现了每秒 120 帧，相比 CPU 实现性能提升了 30 倍。

mig IP的仿真

judy 在 周五, 03/01/2019 - 11:45 提交

FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。

【XDF资料下载】面向嵌入式深度剖析的机器学习

judy 在 周五, 03/01/2019 - 11:01 提交

Xilinx高级产品营销经理Andy Luo分享面向嵌入式深度剖析的机器学习

Vivado使用技巧（27）：RAM编写技巧

judy 在 周五, 03/01/2019 - 10:32 提交

Vivado综合可以理解多种多样的RAM编写方式，将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据时都是采取同步方式，区别在于从RAM读取数据时，分布式RAM采用异步方式，块RAM采用同步方式。使用RAM_STYLE属性可以强制规定使用哪种方法实现RAM。

Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念

judy 在 周四, 02/28/2019 - 17:30 提交

本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列的GTX