本篇主要介绍常用的差分逻辑电平，包括LVDS、xECL、CML、HCSL/LPHCSL、TMDS等。

1、LVDS电平

建立时间，保持时间
为了确保寄存器在时钟沿稳定采集数据，那么必须要满足寄存器的建立，保持时间要求。

建立时间要求：在寄存器有效时钟沿之前至少Tsetup时间，数据必须到达且稳定。如下图所示。

促销价：1 万美元 (原价 27,366 美元) ，仅限 11 月 1 日 - 12 月 31 日！

这是一款面向时间敏感型网络（TSN）的评估套件，一个符合最新 TSN 标准的集成式高保障工业网络平台。全套产品 —— 包括硬件平台及 IP，优享 30 天超低价特惠，折扣低于 4 折。套件包括：

通过此自学教程，简要了解 AWS F1 和 SDAccel，使用 Amazon EC2 F1 实例逐步指导，以加速应用。在此虚拟开发者实验室中，您将连接到 F1 实例、体验 F1 加速，并使用 SDAccel 开发和优化 F1 应用。

作者：XCZ，来源：硬件助手微信公众号

本篇主要针对CMOS电平，详细介绍一下CMOS的闩锁效应。

1、Latch up

作者：肉娃娃

作者：张国斌

今天，期盼已久的ARM服务器CPU终于正式量产了！---贵州华芯通半导体技术有限公司 (以下简称 “华芯通”) 在北京国家会议中心举办新品发布会，宣布其第一代可商用的ARM架构国产通用服务器芯片—昇龙4800 (StarDragon 4800) 正式开始量产。

使用 Vivado 设计套件中的各种设计分析特性。

前言（本文基于赛灵思官方HLS文档UG871中的7.1节）：

          在使用高层次综合，创造高质量的RTL设计时，一个重要部分就是对C代码进行优化。

Zynq™-7000 All Programmable SoC在单个器件上实现了ARM处理功能与FPGA逻辑独特的组合，因此需要双重的配置过程，同时需要考虑处理器系统和可编程逻辑。工程师会发现，其配置顺序与传统的赛灵思FPGA稍有差别。尽管如此，方法仍是相似的，生成引导镜像和完成配置存储器编程的难度不大。