FPGA 开发圈 | FPGA 社区

赛灵思总裁兼CEO Victor Peng 荣膺 ASPENCORE全球电子成就奖之年度创新人物奖

judy 在周五, 11/09/2018 - 15:47 提交

赛灵思公司全球总裁兼 CEO Victor Peng 荣膺2018 年年度创新人物奖。图一为Aspencore 亚太区负责人张毓波（Yorbe）先生为Victor 颁发奖杯

赛灵思 Zynq UltraScale+ RFSoC 荣膺处理器/DSP/FPGA 类最佳产品奖

利用以太网为工业市场供电

judy 在周五, 11/09/2018 - 15:46 提交

作者：Matt Chevrier，德州仪器

为工业以太网器件供电需要解决工业以太网和工业应用的几个特定问题。

标准以太网与工业以太网之间最大的区别在于拓扑结构，如图1所示。标准以太网为星形拓扑，而工业以太网则包含线形、树形和环形等多种不同的拓扑结构。

【视频】了解SDSoC工具流程

judy 在周五, 11/09/2018 - 10:44 提交

详解 SDSoC 集成式开发环境 (IDE) 的完整开发流程。

Xilinx ZYNQ平台下构建Linux + Xenomai实时操作系统

judy 在周五, 11/09/2018 - 09:43 提交

作者：Huster-ty

Xilinx ZYNQ 7000+Vivado2015.2系列（四）之GPIO的三种方式：MIO、EMIO、AXI_GPIO

judy 在周五, 11/09/2018 - 09:02 提交

前言：

ZYNQ 7000有三种GPIO：MIO，EMIO，AXI_GPIO

MIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和逻辑资源。

ZYNQ EMIO使用及可重用封装

judy 在周四, 11/08/2018 - 14:48 提交

为了快速实现算法板级验证，PC端需要通过JTAG或以太网与FPGA形成通路。最简单便捷的方案是利用协议栈芯片，用户可以无视底层，利用简单的SPI协议读写寄存器实现复杂的TCP UDP等网络协议。当然带宽会受限于SPI接口有效速率，本文采用芯片为W5500，支持10M/100M自适应，其理论值高达80Mbps，基本达到算法验证的要求。