硬件加速

本文针对上海证券交易所的行情发布系统，采用Verilog硬件描述语言，在FPGA加速卡上开发了对行情信息流的以太网，IP和UDP以及FAST协议的硬件解码，设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比，本文提出的专用硬件处理方案延时可降低10倍以上。

硬件加速可以在较低的比特率下，以相同的比特率实现更快的编码和更好的质量。与仅用软件编码相比，成本和延迟更低。基于FPGA的硬件的NGCodec HEVC编码器为您提供了这些优势。

来自安富利的处理器专家赵红浪为大家介绍 Ultra96-V2 开发套件和基于Ultra96-V2的参考设计

CLLM 4.0 是在 Xilinx Alveo 板上运行的硬件加速低延迟消息传递解决方案。

Messaging Classification Appliance（消息分类工具）由 Xilinx 和 Supermicro 合作推出，是一种预封装的软件和硬件解决方案，可通过理解语义内容（消息的含义和意图）实时大规模地过滤、分类和路由消息流。

Grovf 现在提供其卸载引擎 Hyperon，它是一组在 FPGA 芯片上实现的基本编程算法，与简单易用的主机驱动程序集成。Hyperon 提供算法的加速版本，例如：正则表达式（RegEx，几乎完全支持）、文本相似性匹配、搜索、排序、线性代数（矩阵转置、点积、范数平方、矩阵相乘）以及无损数据压缩等

在此演示视频中，我们将介绍 O-RAN gNB-DU L1 硬件加速和前传卸载。

Xilinx 隆重推出自适应计算挑战赛！比赛要求开发者和初创企业使用 Vitis™ / Vitis™ AI 在 Xilinx 平台上实现算法和应用的硬件加速。开发者冠军将获得 1 万美元奖金，初创企业冠军将获得 10 万美元奖金！

本文介绍了Wireshark的快速FPGA实现FFShark。其结果是一个紧凑的、相对便宜的直通设备，可以插入任何正在运行的100G网络中。数据包将在FFShark中传输，不会中断，并且附加的延迟最小

在这篇文章里你可以了解到广告推荐算法Wide and deep模型的相关知识和搭建方法，还能了解到模型优化和评估的方式。我还为你准备了将模型部署到赛灵思 FPGA上做硬件加速的方法，希望对你有帮助。阅读这篇文章你可能需要20分钟的时间。