UltraScale

UltraScale是赛灵思（Xilinx）公司推出的FPGA（现场可编程门阵列）产品系列，是赛灵思公司在FPGA领域的一项重要技术创新。UltraScale系列采用了先进的制程技术和架构设计，旨在提供更高的性能、更大的逻辑容量、更低的功耗和更高的集成度，以满足不同领域的高性能计算和加速应用需求。

处理MultiBoot升级半程掉电的原理和最基本方法

judy 在 周五, 12/19/2025 - 11:30 提交

之前在《一个思路： 缩短MultiBoot流程中的回跳 (Fallback) 时间》中，提到过FPGA无法处理升级Image过程中半程掉电的情形。但是仍然陆续有客户咨询这个问题。

2.5D/3D封装技术：FPGA单芯片逻辑资源突破500K桎梏的手段

judy 在 周一, 12/08/2025 - 16:57 提交

以FPGA领域全球排名第一名AMD-Xilinx的UltraScale架构系列产品为例，其内部结构如图所示

UltraScale/UltraScale+：异步模式的适用时机及其使用方式

judy 在 周二, 05/27/2025 - 15:05 提交

在 UltraScale/UltraScale+ 中引入了 RXTX_BITSLICE。该原语用于捕获和接收 XPIO IOB。

FPGA时序优化之Reduce MUXF Mapping

judy 在 周一, 04/01/2024 - 09:26 提交

今天我们就来看短线拥塞的一种解决方案

UltraScale系列在时钟架构上的升级

judy 在 周二, 03/12/2024 - 09:33 提交

UltraScale架构的设备在时钟架构上有显著的创新

UltraScale FPGA 可编程逻辑块（CLB）

guanxiao_505740 在 周二, 01/30/2024 - 09:32 提交

本文为作者对AMD UltraScale FPGA可编程逻辑块的资源和设计方法的学习笔记

UltraScale 设备中 1.25G/2.5G PON 应用的突发时钟数据恢复

judy 在 周四, 01/11/2024 - 17:03 提交
本文描述了符合 ITU-T G.987 和 ITU-T G.989 标准的分数突发时钟数据恢复 (BCDR) 电路的实现

UltraScale 开发板与套件 - 使用 System Controller 手动调整 VADJ

judy 在 周一, 06/19/2023 - 10:42 提交

VADJ 引脚是 VITA 57.1 FMC 标准的一部分，承载着从载卡到 I/O 夹层模块的可调节电压等级的电源

基于AMD FPGA的PCIE DMA逻辑实现

judy 在 周四, 06/08/2023 - 15:18 提交

AMD FPGA自带PCIE硬核，实现了PCIE协议，把串行数据转换为并行的用户数据

UltraScale+ Integrated 100G Ethernet Subsystem v3.1: 产品指南

judy 在 周三, 04/26/2023 - 16:51 提交
本文档旨在提供高性能、低时延的 100 Gb/s 以太网端口，此端口支持广泛的用户自定义和统计数据收集