Zynq7035 | FPGA 开发圈

Xilinx Zynq7035 PL SFP光口通信例程

judy 在周四, 03/23/2023 - 11:03 提交

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板例程的功能、使用步骤以及各个例程的运行效果

judy 在周二, 03/07/2023 - 10:04 提交

本文介绍广州星嵌DSP C6657+Xilinx Zynq7035平台下Xilinx Zynq7035算力指标。

judy 在周五, 03/03/2023 - 16:55 提交

本文主要介绍说明XQ6657Z35-EVM评估板Cameralink回环例程的功能、使用步骤以及各个例程的运行效果

judy 在周一, 03/07/2022 - 09:29 提交

在zynq7035单板创建PYNQ镜像V2.6中介绍了，如何在zynq7035单板上创建PYNQ。在开发的过程也是一次次迭代的过程，如果遇到问题，需要重新构建硬件和PYNQ，下面就介绍一下，修改硬件平台后，PYNQ的开发流程。

judy 在周一, 11/01/2021 - 09:45 提交

本次设计是在zynq7035器件上进行，创建PYNQ框架v2.6版本，构建需要如下步骤：

Vitis 2023.2是Vitis开发工具变化较大的一个版本，设计流程和界面发生了变化。今天介绍一下Vitis New IDE的一个新功能。

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛

本文介绍一种通过petalinux制作的根文件系统，在Windows平台下建立交叉编译环境的方法。

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。