使用 Xilinx FPGA 启用 AFE79xx SPI 的指南
judy 在 周五, 07/11/2025 - 17:06 提交
本教程介绍了使用 Xilinx Vivado 和 Vitis 开发环境为德州仪器AFE79xx EVM 启用串行外设接口 (SPI) 和非时序关键型通用输出以及配套的 LMK 系列时钟芯片的过程
本教程介绍了使用 Xilinx Vivado 和 Vitis 开发环境为德州仪器AFE79xx EVM 启用串行外设接口 (SPI) 和非时序关键型通用输出以及配套的 LMK 系列时钟芯片的过程
本文阐述了 Agilex™ 5 FPGA E 系列如何通过硬核内存控制器和增强型 I/O 组,简化时序收敛、降低动态和静态功耗,并高效实现低电压、高带宽的内存技术。
在当今高速数据传输领域,随着 LVDS 信号传输速率的不断提高,信号每位所占用的时间窗口不断减小,这使得采样时钟对信号的采样点在其有效区间采样的准确性降低
作为 MATLAB® R2025a 版的一部分,AMD Vitis™ HLS 开发人员现在可以使用强大而简化的流程,直接从 MATLAB(.m code)环境生成 Vitis HLS C++ 代码。
AMD 深耕汽车行业多年,在驾驶员监控系统( DMS )领域积淀深厚,这些系统深度集成于 L2、L2+ 和 L3 级车辆中
该解决方案将莱迪思CertusPro™-NX传感器到以太网桥接板与英伟达Holoscan平台相结合,为实时数据采集和处理提供了一个灵活的全栈平台。
西安电子科技大学集成电路学部四十多名师生走进中科亿海微,通过技术报告、实地参观与深度交流等环节,,展开了一场聚焦FPGA产业前沿的实践活动,
功率放大器 (PA) 线性化是无线接入网 (RAN) 面临的一项关键挑战,其对计算资源要求严苛。而随着网络向更高频段、更大带宽和更加动态的流量负载发展
Televisa 的全新硬件平台源自 Siselectron,以卓越的密度和灵活性大幅降低功耗,并实现尖端的性能。
在每一次系统迭代的背后,隐藏着一场对“芯”的战争。无论是通信设备还是高清视频处理系统,从数据中心到工业控制,高性能 FPGA始终是关键器件之一。