基于CAZAC序列的OFDM时频同步方案及FPGA实现
judy 在 周五, 02/01/2019 - 10:33 提交
本文提出了一种基于CAZAC序列的OFDM时频同步方案,给出了方案各部分的FPGA实现框图和硬件电路实测效果。首先利用时域同步参考符号进行分段相关得出定时估计,然后结合最大似然法进行粗小偏估计,再将同步参考符号和FFT解调变换至频域,利用两个符号中所填充的CAZAC序列的差异性完成整偏估计
FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,它具有灵活性和可重配置性,可以根据特定应用的需求在现场进行编程和配置。与固定功能的ASIC(Application-Specific Integrated Circuit)相比,FPGA允许用户根据需要定制逻辑功能和连接,从而实现各种不同的数字电路设计。
本文提出了一种基于CAZAC序列的OFDM时频同步方案,给出了方案各部分的FPGA实现框图和硬件电路实测效果。首先利用时域同步参考符号进行分段相关得出定时估计,然后结合最大似然法进行粗小偏估计,再将同步参考符号和FFT解调变换至频域,利用两个符号中所填充的CAZAC序列的差异性完成整偏估计
本文是我在学习FPGA时学到的相关知识与总结,希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。
Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998:Introduction to FPGA Design with Vivado High-Level Synthesis
0.简介:
UG998文档主要介绍一些基础的关于FPGA和硬件设计相关的知识,例如什么是FPGA,硬件设计的基本概念,vivado软件的高层综合,以运算为中心的算法(Computation-Centric Algorithms),以控制为中心的算法(Control-CentricAlgorithms),软件验证和vivado HLS软件,多程序集成,应用的验证。用于初学者有一个初步的理念。
Chapter 1
基于FPGA的视频图像特征识别和对比
TIDA-01051 参考设计用于演示极高通道数数据采集 (DAQ) 系统(如用在自动测试设备 (ATE) 中的系统)经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器将多个同步采样 ADC 输出与几个 LVDS 线结合
使用 FPGA 在云端进行视频加速
当我和人们谈起FPGA时,我听到很多人说:“我不知道它们的工作原理”、“它们太复杂了”、“我无法用C语言编程”。我不希望看到这样一种神奇的器件遭受如此冷遇,因此下面我将尝试解答一些常见问题
DDS直接数字式频率合成器(Direct Digital Synthesizer)。本文实现一个具有可以频率可调、相位可调的正余弦、方波、三角波的DDS。
助力软件开发者 — 扩展 FPGA 应用开发
1. 首先要在Ubuntu下安装Petalinux 2017.2
2. 设置Petalinux 环境变量
source /
3. 新建目录~/projets/fpga-drive-aximm-pcie
4. 把Windows下的Vivado工程复制到~/projets/fpga-drive-aximm-pcie下
5. 新建Petalinux工程
petalinux-create --type project --template zynq --name petalinux_prj
6. 切换到petalinux_prj目录
cd petalinux_prj/
7. 导入HDF
petalinux-config --get-hw-description ../fpga-drive-aximm-pcie-2017v2_hpc/Vivado/zc706_hpc_pcie/zc706_hpc_pcie.sdk/
随之弹出Linux System Configuration界面,不做任何更改,保存退出
FPGA挂载SATA SSD需要SATA IP,IP报价动辄十几W,开源的IP也有,但都是基于V6或者V5等老器件的。现在好了,NVME SSD大行其道,而且不需要IP,可以说为广大爱好者带来的福音