Vivado

Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。

Vitis HLS 系列 1：Vivado IP 流程（Vitis 传统 IDE）

judy 在 周三, 04/30/2025 - 13:16 提交

这篇博客旨在逐步演示如何使用 Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器

如何使用One Spin检查Vivado Synth的结果（以Vivado 2024.2为例）

judy 在 周二, 04/29/2025 - 16:35 提交

根据UG973选择Vivado2024.2版本选择匹配的VCS版本和One Spin，这里Vivado 2024.2 匹配的 OneSpin 360版本是OneSpin 360 (2023.2)和Red Hat 64/ SUSE Linux/ Windows 10 64-bit。

适用于 AMD Versal™ 的 Vivado™：最大限度满足 Fmax 目标的先进技术

judy 在 周一, 04/21/2025 - 16:26 提交

了解 AMD Versal 产品组合与前几代 FPGA 相比在时钟架构功能的增强，并了解如何利用 AMD Vivado™ 工具的先进功能快速完成设计并实现性能目标。

New GT wizard subsystem在vivado 2024.2版本中的使用

judy 在 周一, 03/31/2025 - 11:00 提交

在 24.2 版本中，GT Wizard 迎来了重要的更新，添加了新的IP： GT Wizard 子系统。旨在为用户带来更高的灵活性和兼容性。本博客将介绍 GT Wizard 子系统的使用方式。

适用于 AMD Versal™ 自适应 SoC 的 Vivado™ Design Suite

judy 在 周五, 03/21/2025 - 09:34 提交

AMD Vivado™ Design Suite 实现突破性优化，可显著加快 Versal™ 自适应 SoC 硬件设计工作，与此同时大大简化了从旧架构到新架构的迁移

Vivado里如何把emacs设为默认编辑器

judy 在 周四, 03/06/2025 - 09:52 提交

习惯了用linux下emacs写代码，最近换到了windows下开发fpga，也想用emacs，怎么办呢？原来在Vivado IDE里就可以设置，但也有一些注意事项。

Vivado逻辑分析仪使用教程

judy 在 周三, 02/26/2025 - 09:51 提交

统的逻辑分析仪在使用时，我们需要将所要观察的信号连接到FPGA的IO管脚上，然后观察信号。当信号比较多时，我们操作起来会比较繁琐

一文快速掌握Vivado的FFT IP

judy 在 周二, 02/25/2025 - 09:52 提交

今天分享一下vivado FFT IP，包括配置要点以及使用难点，让读者快速上手。

将自定义 IP （HDL）添加到 Vivado 模块设计（Block Design）

judy 在 周四, 02/20/2025 - 10:07 提交

使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到，就是新设计的自定义 RTL 文件无法快速的添加到Block Design中

Vivado 设计套件用户指南：设计分析与收敛技巧

judy 在 周三, 02/19/2025 - 10:13 提交

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计