技术

Xilinx HDMI 1.4/2.0 TX的解决方案是由HDMI 1.4/2.0 Transmitter Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成, 在板上, 还有SN65DP159被用作TMDS level shifter

目前在X86机箱里插VCK190测试。X86、PCIe Host、Host都是指X86运行的Linux环境。Versal、Endpoint、A72都是指A72运行的Linux环境。Endpoint有时使用EP来简化。

Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成，在板上，由外部电阻来实现TMDS level shifter，还有TMDS181作为retimer

如何实现浮点累加的PIPELINE II=1？

如果我需要修改HLS生成的RTL代码来验证一些问题，我该怎么做？

PetaLinu小技巧6则

我想在HLS之外通过命令行使用工具生成的文件来重现C/RTL协同仿真的结果。我应该使用什么文件？我怎样才能调用仿真？

本文以MRMAC IP为例，并在以太网IP的GT配置那页，选择GTM和156.25MHz时钟。

MPSOC作为ZYNQ 7000的升级版，在接口方面其性能也大大增强；在一些高速数据采集的场合PS-GTR的PCIE Root Complex功能可以方便地外接WiFi模组、NVME等外设，进行数据的传输和保存

为什么Vitis HLS中的浮点累加器的精度与IEEE单精度浮点累加器不同？

为了推断UltraRAM，你需要在所需的内部阵列上使用一个资源指令。

Vitis视觉库是一个FPGA加速视觉功能的集合，类似于OpenCV中的功能。虽然这些内核的实现并不依赖于OpenCV，但许多视觉库的功能都提供了示例设计测试平台，使用OpenCV来演示加速内核的功能。

在本文中，我们以vivado自带综合器为例、以verilog为编程语言，看看如何理解和利用警告信息排除代码中的小bug。

本文章探讨一下FPGA的时序约束步骤

为了便于修改Linux kernel代码，使用下面命令对Linux kernel代码进行格式重排。

Vitis HLS 对 C 语言的支持与 Vivado HLS 工具不同。本文描述了Vitis HLS工具的C语言支持能力。

Vitis HLS 的 2021.1 GUI 中添加了许多新功能。请参阅下面的详细信息。

FPGA 我能用它做什么，我学会它之后在未来我可以从事哪些领域的工作？

Petalinux工程，通过meta-user\recipes-kernel\linux\linux-xlnx中的patch文件，给Linux kernel增加了驱动，并使能为module形式编译。

开发过程中，经常要检查rootfs的内容。使用命令，“gzip -d rootfs.cpio.gz”，“cpio -i < rootfs.cpio”，可以解压rootfs.cpio.gz的内容。