技术

在 Zynq UltraScale+ MPSoC/RFSoC 器件中，Linux CPU Idle 默认启用。启用后，Linux 会在 CPU 内核空闲时关闭它们（与 WFI 相对）。当连接xsdb时，这可能会导致问题。

RIFFA 是一种开源通信架构，它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道，RIFFA 在 CPU 端拥有一系列软件库，在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能（Scatter-Gather DMA）进行测试。

本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别，并部署运行在ZynqMP开发板上，来熟悉Vitis AI的工作流程。

想在Windows下完成Xilinx基于Linux的整套开发编译链？觉得虚拟机还是有各种不便？使用WSL2的时候遇到了各种问题？

PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像，此次发布中，Linux部分采用了Kria SoM官方的Ubuntu Linux镜像，所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像

本方案是一个基于 FPGA 的二进制时钟，使用 GPS 作为时间参考。

Xilinx SDK 可帮助您使用远程主机中的 Xilinx Hardware Server（赛灵思硬件服务器）调试远程目标器件。

系统调试器支持对自重定位的程序（如u-boot）进行源码级调试。自定位程序是一个在运行期间重新定位自己的代码和数据部分的程序。

我已将我的设计迁移到更新版本的 Vivado 工具。当我在 SDK 中调试时，调试器显示的是汇编代码，而不是 C 或 C++。为什么会出现这种情况？

MPSoC的以太网控制器，支持配置4个MAC地址。如果以太网包的目的MAC地址与这4个MAC地址中的任何一个相同，都会接收。

如果是FPGA背景的，猛一看到GStreamer一头雾水，且慢我们拆解一下就没那么难理解了。

为了对器件的闪存进行编程，必须使用 Vivado/Vivado Lab 或 SDK/Vitis 应用程序。每个选项都有不同的设置过程和编程命令。

在 Vivado Hardware Manger 中，无需重新编程即可擦除闪存。我如何只能擦除闪存而不写入新的引导映像？

本文基于平头哥半导体公司开源的openE902 core、以及smart soc代码，做了FPGA的软件测试。

按Xilinx的XTP613 - VCK190 Board Interface Test v2.1，运行BoardUI.exe，执行vck190 BIST 测试。注意，在开始之前，需要安装QSPI Flash子卡 X-EBM-01。

在 Tandem PROM 配置中需要 Configuration Persist。在第二阶段配置完成后，用于第一阶段和第二阶段配置的双用途 I/O 不能重新用作用户 I/O。

Xilinx 7系列采用的是AES-CBC块加密的模式，而UltraScale & UltraScale+采用的是AES-GCM流加密模式，效率更高且自带GMAC信息校验码，用以校验密文完整性。加密方式及操作上大同小异，本文仅介绍7系列和Zynq-7000裸机打包bin文件的加密方法。

关于傅立叶变换，无论是书本还是在网上可以很容易找到关于傅立叶变换的描述，但是大都是些故弄玄虚的文章，太过抽象，尽是一些让人看了就望而生畏的公式的罗列，让人很难能够从感性上得到理解

最近两年，Transformer在NLP、CV领域都取得了非常好的成绩。结合相关文章，Transformer的底层也是矩阵运算。使用FPGA加速，也会取得很好的效果。

VCK5000对于大多数开发者来说仍然是非常新的一款器件，由于VCK5000目前主要应用在数据中心进行AI推断方面的运算加速，所以开发者们对其性能和部署方式非常好奇