技术

当运行一个基于DPU的应用程序时，当平台中的DPU和编译后的XMODEL之间存在架构不匹配时，就会发生指纹错误。

本文介绍Vivado IP Integrator中实现DFX(Dynamic Function eXchange)的快速入门

我用的硬件板卡是ZCU102，从Vitis AI的AI-Model-Zoo中下载了pt_unet_chaos-CT_512_512_23.3G_2.0模型的ZCU102文件，解压后发现只有编译好的.xmodel文件

本文介绍了在运行Ubuntu的脱机主机上安装Xilinx Runtime（XRT）和Alveo平台软件包所需的必要步骤。

办公室有VCK190单板，运行在SD启动模式下，能进入Linux。但是现在在家办公，不能更改VCK190单板启动模式。

在开发过程中，有时候会根据一些实际情况在U-BOOT阶段完成一些外设的初始化，或者实现一些功能应用。本文给大家介绍一下如何在u-boot中通过增加自定义的command方式来达到这一目的。

在ZYNQ-7000或MPSOC的调试过程中，当我们打算通过JTAG把PL中的一些运行状态显示出来，通常会在PL中加上Debug ILA的方式来解决。

作为赛灵思 FPGA 和自适应 SoC 上最综合全面的基于软件的 AI 加速解决方案，2.0 版本的 Vitis AI 解决方案更易于开发者使用，给边缘和数据中心带来进一步的性能提升。

使用下列脚本，可以通过JTAG实现VCK190的Linux启动。

有关安全特性的示例十分广泛，从拒绝错误的用户输入、在特定条件下立即停止输入，到发出的各类警报，再到向邻近设备发出指令，不一而足。

本文将对如何生成patch以及在petalinux工具中应用patch做一个整理

使用hdmi-rx, vpss, frmbuf_write，设计了video输入的pipeline。使用PetaLinux基于XSA做了linux，编译成功，启动也成功。

在Vivado或其他综合工具（如Synplify）上，综合阶段需要添加什么约束呢？

本篇博文提供了一个示例，用于演示如何使用 Python 脚本调试赛灵思 PCIe 设计。此处提供的技巧可应用于所有设计，而非仅供 PCIe 专用。

请问下截图所示的是不是指内核所需要使用的硬件资源比例？ 遇到下面的报错时，该如何排查和避免问题呢？

本文将介绍 Xilinx 提供的灵活系统级模块 (SOM) 解决方案，开发人员能用它来快速实现边缘部署的智能摄像头解决方案。

当试图在Vitis HLS工具中编写高效的C++时，你需要谨慎使用模数运算符。这是因为C = A % B等同于C = A - B * (A / B)。换句话说，模运算符在功能上等同于三种操作

我们一直推荐用户在FPGA板卡硬件调试中使用IBERT测试transceiver，以便于排除电源、参考时钟和连接介质的问题，确保transceiver可以正常进行用户需要的高速串行设计调试。

在PetaLinux 2020.1时分享了在PetaLinux里为模块创建补丁。现在使用PetaLinux 2021.2， 发现类似命令会报告错误。

我需要将文件安全地发送给 Xilinx 工程师。 如何使用 EZmove 将文件发送给 Xilinx 工程师？