技术

最新的AMD PetaLinux 2022.1，不支持IMAGE_CLASSES_remove、IMAGE_FSTYPES_DEBUGFS_remove、PREMIRRORS_prepend

本文介绍Xilinx® UltraScale FPGA实现LVDS 1:7接收数据解串

该项目基于AMD Xilinx Varium C1100 FPGA加速卡，为 Filecoin 区块链应用中的Poseidon哈希算法提供了一套完整的硬件加速方案。

使用 PYNQ 和 Zigbee 创建一个简单且可扩展的家庭自动化系统。

本教程将使用ZCU102开发板运行xdpdma例程，程序可以在显示器上显示默认画面。并总结了使用该例程时经常遇到的问题。

在Zynq MPSoC的器件里，PS (Processing System )集成了三个看门狗，分别是CSU SWDT，LPD SWDT和FPD SWDT。CSU SWDT用于保护CSU与PMU及其相关连接。

本文旨在帮大家了解如何在运行 Ubuntu 桌面的 Xilinx KV260 Vision AI 入门套件上轻松设置机器学习推理功能。

在调整 FPGA 管脚之前必须熟悉的几点注意事项。

图像在采集和传输的过程中，通常会产生噪声，使图像质量降低，影响后续处理。因此须对图像进行一些图像滤波、图像增强等预处理

本测试实例教程使用IBERT工具对与SFP连接的GTX进行5 Gbps速率下的测试。

在查看Xilinx KINTEX-7 FPGA 存储器资源时，你会发现它的FIFO生成器支持两种读选项模式——标准读取操作和FWFT读取操作。

新版petalinux生成的u-boot是通过boot.scr来加载linux kernel的。如果我们用petalinux工程默认配置和下面命令生成boot image并从flash启动

在vivado 2021.2的VCK190 boardfile里DDR4-DIMM的DQ width被限制为64bit，不能使能ECC功能

本文介绍两种逻辑的区别以及使用环境。

Vivado 中的 sigasi 功能特性使用高速缓存，有时高速缓存大小可能高达数百 MB，导致主目录中存储器减少，从而影响 Vivado 性能。

本文将介绍KPA EtherCAT 主站在ZCU102平台的移植与测试。

本文主要着重介绍了两个方面：如何从源码工程构建编译生成镜像文件和如何快速运行demo工程。

作为FPGA工程师，我们无法保证所有设计都不出现负数或者小数的情况，今天就为大家分享一下FPGA中负数与小数的表达。

5G新无线电(NR)网络的设计目的是与现有网络实现多年共存。在世界各地，营运商已投资数十亿美元建设2G/3G/4G网络，用于无线电设备和选址

基于Xilinx KV260，利用视觉AI辅助技术，实现2D肌内注射部位检测方案。