在PetaLinux工程中，与单板相关的UBoot、Linux等模块，经常需要编辑、调试。
Vitis-AI提供了大量的预构建模型。这个项目描述了如何利用这些模型来实现车牌识别。
本文对如何在一个工程里例化和使用多个BSCANE2模块做一个简单说明
Xilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP，这篇文章主要通过实例来讲解这两个IP的使用方法。
PetaLinux工程会自动下载代码并编译。很多时候，工程师需要修改代码，加入调试信息
今天把设备树相关的知识点总结一下，希望以后遇到设备树时，能够自如应对。
本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。
徕卡CityMapper-2是徕卡测量系统使用Enclustra Mercury+ XU8模块和FPGA Manager PCIe IP解决方案
对于FPGA设计，传统设计都是一个FPGA一个设计，产生一个Bit文件。这就是完整bit文件（full bit）
作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。
在这个项目中，我们将创建一个简单的函数，将彩色图像转换为灰度图像
由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，本文介绍WIN10下dfu-util的操作步骤
本工程实现PCIE的8通道速率2.2GBps通信，并验证数据的正确性
视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在
随着机器人专家不断面临传统处理器架构带来的局限性，他们需要定制化和并行性来应对未来的性能、数据安全和运行安全挑战
本文依据2022.1版本工具链的特性，对UG1209（最新版本为2020.1）中介绍的USB BOOT启动步骤做了修改
在使用 Xen dom0-less的时候，会有一个问题产生： 可以用'xl' 命令boot起来的image
在此物理攻击中，攻击者可能利用 Zynq-7000 SoC 第一阶段启动加载程序 (FSBL) 绕过身份验证
本文以面向mMIMO的有源天线单元架构和主要需求为重点，进一步对RU进行探讨。
