跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事

技术

AMD ZEN 4架构深入解读

在本文中,我们将专注于我们没有设法做到的任何事情。其中一些细节可能特定于我们拥有的特定 CPU 样本

如何开启Versal的XilSEM功能

本文介绍了如何开启Versal最基本的XilSEM功能。

深入浅出的学习傅里叶变换

学习傅里叶变换需要面对大量的数学公式,数学功底较差的同学听到傅里叶变换就头疼

如何快速设计和部署智能机器视觉系统

本文首先回顾与开发高性能机器视觉系统有关的挑战,然后介绍 Kria KV260视觉 AI 入门套件提供的全面开发环境

如何在IPI流程中修改(以太网)IP工程(及其所包含的GT模块)的代码与属性

本文介绍如何修改IP例子工程里的IP和GT模块的源代码与属性

HDMI1.4/2.0 Subsystem官方例程的建立

本文简单介绍了Xilinx官方的HDMI例程的建立步骤

基于Kintex-7 FPGA的核心板电路设计

今天分享的核心板是明德扬公司研发的K7核心板,命名为MP5650

在FPGA运行3D游戏的效率比在x86硬件高50倍

《Spheres Vs Shapes》是一款开源的 3D 光线追踪游戏,用 C 语言编写后又被转换为了 FPGA 比特流

AMD-Xilinx FPGA功耗优化设计简介

对于FPGA来说,设计人员可以充分利用其可编程能力以及相关的工具来准确估算功耗

[工程师分享]嵌入式系统底层软件的复杂性

经常有人问,为什么嵌入式系统的底层软件,出问题后解决起来,耗时长

一文了解阻塞赋值与非阻塞赋值

今天给大家普及一下阻塞赋值和非阻塞赋值的相关知识

时序逻辑和组合逻辑的区别和使用

今天让我跟一起来学习一下两种逻辑的区别以及使用环境。

利用 Design Gateway 的 IP Core 加速 Xilinx VCK190 评估套件上的 AI 应用

Xilinx 的 Versal AI Core 系列器件旨在解决有关 AI 推理的最大而独特的难题

Zynq Soc嵌入式处理器,PL与PS协同工作

知道ZedBoard是性价比相对比较高的入门FPGA+ARM架构设计的开发板

Versal 启动文件简述

Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)

arm Linux中dma的cache管理

前两周有人询问DMA下的cache操作和dma-coherent。以前零碎看过代码。

闲谈 Vitis AI | DPU 在 UltraScale 平台下的软硬件流程 (1)

本篇主要是闲谈个人对于Vitis AI的整个开发流程的理解,主要是想帮助一下新手快速找到一个开发目标

Kria KR260: 一个由 Ubuntu驱动的可扩展的机器人平台

今天,机器人开发人员对 AMD Kria™ KR260 机器人入门套件的发布充满期待

FPGA知识汇集-FPGA时序基础理论

对于系统设计工程师来说,时序问题在设计中是至关重要的

MPSoC上电时ScanClear和MBIST的执行情况分析

本文讲述了如何对上述情况进行分析,以便用户能更好的理解Scan Clear和MBIST的功能。