技术

要为 Versal 的多个Quad创建收发器设置，建议从 Transceiver Bridge IP 开始

如果需要，我是否需要购买完整的 Vivado 许可证，才能使用 SDK，目前是否还有其它类型的许可证可用？

本文对ToF、双目视觉、结构光这三种技术展开分析，帮助你了解其各自的特点及应用

本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求

通过 IP integrator 选中多个 NoC site 时，不会在整个实现过程中遵循这些约束

当使用第三方综合器比如 Synopsys® Synplify Pro或Mentor® Graphics Precision 来综合

从音频输入到输出，现有的实时数字音频系统很难实现低于 1ms 的时延

本文旨在呈现 Versal HBM 器件的外部参考时钟电路要求

如果 route_design 多次运行且在硬件中不切换路径

AMD Xilinx K26支持Ubuntu。从ubuntu amd-xilinx下载映像后，把image烧入到TF卡

安装 XRT 需要一分多钟时间，因为它需要时间来编译驱动程序

适用于 SSIT 的 Versal Fmax 取决于时钟拓扑结构扩展范围

本文展示如何设计一个简单的图像处理应用程序，该应用程序平行处理两个摄像头。

VCU与DDR连接的AXI Interconnect的位宽是32-bit。 建议改为64-bit或者128-bit

时序约束出现时序违例(Slack为负数)，如何处理？

使用“时钟校准去歪斜”时，在 Vivado 中会显示下列消息以指明是否启用该功能特性

在本教程中，旨在加深对深度学习和 FPGA 的理解

最近有客户反馈，U-Boot 2020.2 启动有问题

Versal SYSMON 是通过 Vivado 中的 CIPS GUI 来配置的。您可以通过寄存器存取来对 SYSMON 进行寻址

本文演示了在Vitis™ 中对 Linux 应用程序开发的过程中如何使用外部库